Registerbelegung - VIPA CP 342S-IBS Handbuch

Teil 4 Einsatz

Registerbelegung

Übersicht
Interrupt Register
CPU > Master
(LADDR)
Interrupt Register
Master > CPU
(LADDR+1)
4-8
Die Register haben, beginnend mit der Start-Adresse LADDR, folgenden
Aufbau und belegen 34Byte im E/A-Adress-Bereich der CPU. Nachfolgend
finden Sie eine Beschreibung der Registerelemente:
Adresse Belegung
LADDR Interrupt Register
LADDR+1 Interrupt Register
LADDR+2 SSGI-Acknowledge
LADDR+4 SSGI-Notification
LADDR+6 SSGI-Result
LADDR+8 SSGI-Status
LADDR+10 SSGI-Start
LADDR+12 reserviert
LADDR+14 Standard-Funktions-Parameter-Register
LADDR+16 Standard-Funktions-Start-Register
LADDR+18 Standard-Funktions-Status-Register
LADDR+20 Master-Diagnose-Parameter-Register
LADDR+22 Master-Diagnose-Status-Register
LADDR+24 reserviert
LADDR+26 Slave-Diagnose-Status-Register
LADDR+28 Configuration-Register
LADDR+30 reserviert
LADDR+32 Status-Sysfail-Register
Mit diesem Register und dem Register "Interrupt Register Master > CPU"
werden Interrupt-Anforderungen für die synchrone Betriebsart (FC 206 -
IRQ_RW) erzeugt.
7 6 5 4 3
x x x x x
Mögliche Inhalte des Registers:
APPLICATION_READY_COMMAND
Dieses Register dient während der Anlaufphase zum Synchronisieren
zwischen CPU und IBS-Master. Außerdem werden mit diesem Register
und dem Register "Interrupt Register CPU > Master" Interrupt-
Anforderungen für die synchrone Betriebsart erzeugt. Nach Power-up-
Reset und erfolgreich abgeschlossenem Selbsttest schreibt der IBS-Master
in dieses Register den Wert C3h.
7 6 5 4 3
x x x x x
Mögliche Inhalte des Registers:
MASTER_READY_COMMAND
DATA_CYCLE_READY_COMMAND
Handbuch VIPA System 300S SPEED7
2 1 0
x x x
0Eh
2 1 0
x x x
C3h
10h
HB140D - CP - RD_342-1IA70 - Rev. 09/46
Richtung
CPU > Master
Master > CPU
Master > CPU
Master > CPU
Master > CPU
Master > CPU
CPU > Master
-
CPU > Master
CPU > Master
Master > CPU
Master > CPU
Master > CPU
-
Master > CPU
Master > CPU
-
Master > CPU