Diese Möglichkeit Wird In Abbildung - ABB REL670 Referenzhandbuch

1MRK 506 275-UDE B
Technisches Referenzhandbuch
C.B.
IEC05000287 V1 DE
Abb. 168: Externe Erkennungslogik für eine Poldiskordanz
Das Binärsignal ist mit einem binären Eingang des Geräts verbunden. Das Signal
löst ein Zeitglied aus, das nach Ablauf einer festgelegten Verzögerung ein
Auslösesignal erzeugt.
Alternativ können alle phasenselektiven Hilfskontakte (Phasenkontakt offen und
Phasenkontakt geschlossen) an binäre Geräte-Eingänge angeschlossen werden.
Diese Möglichkeit wird in Abbildung
C.B.
+
IEC05000288 V1 DE
Abb. 169: Poldiskordanzsignale für innere Logik
In diesem Fall wird die Logik innerhalb der Funktion umgesetzt. Wenn die
Eingänge einen Polstellungsunterschied angzeigen, wird das Auslösezeitglied
gestartet. Das Zeitglied übermittelt nach Ablauf einer festgelegten Verzögerung das
Auslösesignal.
Ein Polstellungsunterschied kann auch mithilfe einer phasenselektiven
Strommessung erkannt werden. Die abgetasteten analogen Phasenströme werden in
Überstromschutz
+
vom LS
169 dargestellt.
Schalterpol L1 geschlossen vom LS
Schalterpol L2 geschlossen vom LS
Schalterpol L3 geschlossen vom LS
Schalterpol L1 Eröffnet vom LS
Schalterpol L2 Eröffnet vom LS
Schalterpol L3 Eröffnet vom LS
Abschnitt 6
en05000287.vsd
en05000288.vsd
323