Werbung
'feb e140) &
WQ-CD220L
@
FUNCTION TABLE OF IC
IC780 VHiM50423P/-1 (M50423P)
Terminal Name
Emphasis code output
Emphasis provided = "1"
Disc motor drive PWM output 1: "-"
Disc motor drive PWM output 2: "+"
Digital OUT
Digital OUT channel status clock accuracy input
Test mode selection input
Ordinary playback = "0"
Selection of number of output data bits
18 bits = "1"
DAC interface selection input 1
AC interface selection input 2
AC interface selection input 3
DAC interface selection input 4
Microcomputer interface serial data input
icrocomputer interface clock input
Microcomputer interface data latch clock input
Microcomputer interface register clear input
Playback signal lack signal input
Playback signal input
Detection/PLL circuit reference current input
Slice level control output
PLL loop filter connection terminal
Sync. state/Low disc rotation state output
Frame sync. state output
Syne. = "1"
Detection/PLL circuit
Analog section exclusive-use power supply 5 V
Low disc rotation state output
EFM frame clock output
Duty 50%
_
A
= * *
v
=
0
CRCY
TEST1
>lolvlz
O|S\=
3|
=|
=
Po]
=o
DOBSEL
iw)
ASEL1
ASEL2
ASEL3
ASEL4
s
is)
|
oO
Fa)
z/=
| 2
ACLR
HFD
HF
IREF
TLC
LPF
LOCK/DRD
SYCLK
Output
— a
ed
a eS
| CO}
N}
|
o
Input/Output
ho —
i
Le)
nN wo
vDD2
24"
25
EFFK
26*
SCINT
27*
Subcode Q output interruption signal output
ubcode Q register output
ubcode Q register data shift clock input
ubcode sync. signal output SO + S1
Subcode Q Output of CRC check result output
CRCOK = "1"
Shift clock input for subcode serial output
SQRCK
SCOR
CRCF
Output
nN o
wo oO
CCK
is)
'COE2
COE1
o
ke
Qi
<|
on
n no
ie)
SBCP to SBCS output enable input
BCT to SBCW output enable input
ubcode Wch output
iubcode Vch output
ubcode Uch output
ubcode Tch output
Subcode Sch output
Subcode Rech output
Subcode Qch output
|
MO ®
QO
|
io) ive] oO Cc
n ive] QO <
37*
no je] Q 4
40*
| M} | wo Q1O;9
O}
D|
wo
257 =
©
FUNCTIONSTABELLE DER
INTEGRIERTEN SCHALTUNG
C780 VHiM50423P/-1 (M50423P)
Klemmen-|
Eingang/
bezeich-
Ausgang
Ausgang
| Emphasiscode-Ausgang
Emphasis vorhanden = "1"
PWM1
CD-Motortreiber PWM Ausgang 1: "."
PWM2
Ausgang | CD-Motortreiber PWM Ausgang 2: "+"
DOTX
Digital OUT
ACRCY
Digital OUT Kanalzustand-
(ieee Taktgenauigkeit-Eingang
TEST1
Testmoduswahl-Eingang
normale Wiedergabe = "0"
s c Pj oy
7
Wahl der Anzahl der Ausgangsdatenbits
18 Bits = "1"
[8 | DASELi_| Eingang [DAC
SchnitstellenwantEingang1 |
[o[DASEL2 | Eingang [DAC
Schnittstelenwahi-Eingang?
[10 [DASELS | Eingang [DAC
Schnittstelenwah-EingangS
Eingang
12
MSD
Eingang _| Mikrocomputer-Schnittstellen-Serielldaten-
Eingang
MCK
Eingang
| Mikrocomputer-Schnittstellen-Takteingang
14.
[MLA
Fs
Mikrocomputer-Schnittstellen-Daten-
Verriegelungstakt-Eingang
15
Mikrocomputer-Schnittstellen-
Registerléschung-Eingang
fis [HED | Eingang | Wiedergabesignal-MangelsignalEimgang |
17
| HF
| Eingang | Wiedergabesignal-Eingang
Erkennung/PLL-Schaltkreis-Referenzstrom-
Eingang
io [Te
Eingang/ | PLL-Schleifenfilter-Anschlu8klemme
Ausgang
Ausgang | Ausgang fiir Sync.-Zustand/niedrige
Or
rT
5|
Sol 7
a
ie
CD-Drehzahl
ei err
dere
Rahmensynchronisationszustand-Ausgang
Syne. = "1"
VDD2
Eingang
| Erkennung/PLL-Schaltkreis
Spannungsversorgung 5 V ausschlieBlich
fir Analogteil
24"
|DRD | Ausgang | Ausgang fur niedrige CD-Drehzahl
rey EFFK
Ausgang | EFM Rahmentakt-Ausgang
Leistung 50%
26*
CINT
Ausgang | Subcode Q Ausgangs-Unterbrechungssignal-
Ausgang
Ausgang | Subcode Q Register-Ausgang
yD N Y
QRCK
Subcode Q Registerdatenverschiebung-Takt-
Ausgang
[29 | SCOR
Ausgang | Subcode-Syncsignal-Ausgang SO + S1
CRCF
Ausgang
| Subcode Q Ausgang von CRC Priifergebnis-
Ausgang
CRCOK = "1"
ae SCCK
fecasenl Verschiebungstakt-Eingang fiir Subcode-
Seriellausgang
[ee [ VSS [=
asso
ov
[a3 | SCOE2—| Eingang _| SECP bis SACS Auagangstreigabe Engang
[a5"_['SBOW | Ausgang | Subsode Weh Ausgang
rae" [ SBCV
37*
Subcode Uch Ausgang
sot sect —| mugen | Stee Tot Aaseng
fee" [ SBCs | Ausgang | Subsode Soh Ausgang
[40"_['SBCR|
Ausgang | Subcode Rich Ausgang
|
© TABLEAU DE FONCTIONS POUR Cl
IC780 VHiM50423P/-1 (M50423P)
N° de | Nom de
Entrée/
Sortie
Code d'amplification
eens
leaned Amplification = "1"
PWM1
Sortie 1 de PWM d'entrainement de moteur
de disque: "-"
PWM2
Sortie
Sortie 2 de PWM d'entrainement de moteur
de disque: "+"
DOTX
Sortie
Numérique OUT
ACRCY
Entrée de précision pour 'horloge d'état du
eee
canal OUT numérique.
feet
ese
Sélection de mode d'essai
Lecture ordinaire = "0"
Sélection du nombre de bits de données en
sortie.
18 bits = "1"
[S__[BASELT_|
Entrée —| Sélection t dirterface DAG
[9
|DASEL2
[Entrée
| Sélection 2 d'interface DAC
Sélection 3 d'interface DAC
fee
sro:
Données en série diinterface du
microprocesseur.
Horloge d'interface du microprocesseur.
14
MLA
Entrée
Horloge latch de données d'interface du
microprocesseur.
Effacement de registre d'interface du
microprocesseur.
Signal de manque du signal de lecture.
[ae
enrée | Signal de lecture
IREF
Entrée
Courante de référence pour le circuit de
détection/PLL.
Commande du niveau detranche
Borne de raccordement pour filtre boucle PLL.
* *
me
4d
LC
Sortie
LPF
Entrée/
Sortie
LOCK/DRD
Etat de rotation ralentie de disque/synchro
SYCLK
Sortie
Etat de synchro de trame.
Sync. = "1"
23
vDD2
Entrée
Circuit détection/PLL.
Alimentation (5V) réservée a la partie
analogique.
|24* |DRD | Sortie
Etat de rotation ralentie de disque.
25
EFFK
Sortie
Horloge de trame EFM
pet een
eee | Signal d'interruption de lasortie du
sous-code Q.
Registre du sous-code Q
SQRCK
Horloge de décalage pourles données de
registre du sous-code Q.
[29 [SCOR
Signal de synchro de souscode SO + S1
CRCF
Sortie du sous-code Q durésultat de
vérification CRC.
CROCK = "1"
31
SCCK
Horloge de décalage poutia sortie série du
sous-code.
a
a
3 5 ° _ [ S B C W
[Sore | CanalWde sous-code
fee" [S8CV [Sore | Ganal Vde
sous-code——SSSS—*S
fae _[SacT [Sorte [Canal T de
sous-code——SSSSS—=S
[so" [S868 [Sore [anal Sde
sous-code——SSSSCSC~*S
[4o"_[SBCR [Sore | Ganal Ride
souscode——S—*S
Sur ce modéle, la borne marquée d'un astérisyuse (*) est une
borne ouverte qui n'accepte rien d'extérieur.
—~58-
Werbung
