Binärausgänge - ABB RELION REB500 Anwendungs-Handbuch

1MRK 505 399-UDE Rev. C
Opto-coupler input signal
Internal REB500 signal after
the anti-bounce filter
IEC18000258 V1 EN-US
Abb. 8:
Für die besonderen untenstehenden Signale wird die Antiprellzeit auf ein Minimum von 2 ms
und nicht auf die Standardzeit im System (normalerweise 20 ms) eingestellt:
• Alle Störschreiber-Eingangssignale
STS
• Schalterversager-Eingangssignale
Start SVS und 138nn_Anregung SVS Q0 no I_x .
31805_Ext. Freigabe SS-Zone und 11605_Ext. Freigabe Auslösung .
•
• Die Signale
Antiprellzeit von 10 ms eingestellt.
Es wird zwischen Eingangssignalen mit einer langsamen Reaktion und solchen mit einer
schnellen Reaktion unterschieden. Das REB500 verarbeitet die Prozessbussignale intern in
schnellen und langsamen Zyklen gemäß ihrer Priorität.
Tabelle 1: Zeiten für das Signalverhalten
Signalverhalten
Langsam
Schnell
5.4 Binärausgänge
Die Feldeinheiten erzeugen zwei Arten von Binärausgangssignalen, Auslösebefehle und
logische Signale. Die Zentraleinheit erzeugt nur logische Signale.
Binärausgangssignale werden von den Prozessoren in der Zentraleinheit und in den
Feldeinheiten gemäß der Signalverknüpfung erzeugt.
Dezentraler Sammelschienenschutz REB500
Anwendungs-Handbuch
Antiprellfilter
11510–11525_Überwachung Hilfsspannung_x werden auf eine festgelegte
Wenn mehrere Signale für einen üblichen Optokopplereingang konfiguriert
werden und ein Optokopplereingang davon eine minimale Antiprellzeit von
2 ms aufweist, dann gelten 2 ms für alle Signale. Diese Art der Konfiguration ist
möglichst zu vermeiden.
Aufgrund von Systemeinschränkungen kann die Auslösung für den
Störschreiber um maximal eine Grundperiode verzögert werden.
© 2019 - 2021 Hitachi Power Grids. Alle Rechte vorbehalten
Time stamp
Anti- bounce
filter time
12000029-IEC18000258-1-en.vsd
167nn_Anregung STS_x und 36705_Generalanregung
137nn_Anregung SVS_Lx , 13705_Externe Anregung
Beschreibung
Diese Signale müssen am Binäreingang für mindes-
tens 50 ms plus Antiprellzeit erhalten bleiben und
werden vom langsamen Zyklus verarbeitet.
Diese Signale müssen am Binäreingang für mindes-
tens 6 ms plus Antiprellzeit erhalten bleiben und wer-
den vom schnellen Zyklus verarbeitet.
Abschnitt 5
Signalerfassung und -verarbeitung
GUID-B15ED000-FA5B-4CDD-84B8-C0BEF003BF37 v3
19