Shuttle HOT-566 Benutzerhandbuch Seite 32

Refresh RAS# Assertion
Mit dieser Einstellung wird die Anzahl Takt-Zyklen festgelegt, während denen die
RAS#-Leitung für Refresh-Zyklen gehalten wird.
Fast RAS To CAS Delay
Wenn der DRAM-Speicher aufgefrischt (refreshed) wird, wird die Zeile und Spalte
einer Speicherzelle getrennt adressiert. Mit dieser Option wird die Anzahl der
Taktzyklen eingestellt, die für den Übergang der RAS- (Row Address Strobe =
Freigabesignal für die Zeilenadresse) zur CAS-Leitung (Column Address Strobe =
...Spalte...) zur Verfügung stehen sollen. Mögliche Werte sind
Fast MA to RAS# Delay CLK
Mit dieser Einstellung wird die Verzögerung zwischen Fast MA (Memory Address) und
RAS# in Taktzyklen eingestellt, was das Zeitverhalten von DRAM Row Miss
beeinflußt.
DRAM Page Idle Timer
Mit diesem Punkt wird die Anzahl HCLKs bestimmt, die der 430TX DRAM Kontroller
mit dem Schließen einer DRAM-Seite wartet, nachdem die CPU in den Leerlauf-
Modus gegangen ist.
DRAM Enhanced Paging
Falls dieser Menüpunkt eingeschaltet ist (= Enabled), behält der 430TX DRAM-
Kontroller die Seite offen, bis ein Seiten- oder Zeilen-Fehlschlag aufgetreten ist. Bei
abgeschalteter Option (= Disabled) bleibt die Seite geöffnet, wenn sich der CPU Host-
Bus nicht im Leerlauf befindet oder die PCI-Schnittstelle den Bus beansprucht.
SDRAM (CAS Lat/RAS-to-CAS)
Die Einstellmöglichkeit erscheint nur, falls SDRAMs bestückt sind. Hiermit läßt sich
CAS# Latency (Zugriffszyklen) u. die RAS# zu CAS# Taktzeit für SDRAM einstellen.
SDRAM Speculative Read
Hiermit wird eingestellt, ob die spekulative Leselogik eingeschaltet (enabled) oder
ausgeschaltet (disabled) sein soll. Diese Option sollte auf den voreingestellten Wert
"Disabled" stehen bleiben.
System BIOS Cacheable
Hiermit wird bestimmt, ob der Adress-Bereich F000 bis FFFF des System-Bios vom
Cache berücksichtigt werden soll oder nicht.
Video BIOS Cacheable
Hiermit wird bestimmt, ob der Adress-Bereich C000 bis C7FF des Video-Bios vom
Cache berücksichtigt werden soll oder nicht.
8 Bit I/O Recovery Time
Die "Recovery"-Zeit wird in CPU-Taktzyklen gemessen, und bestimmt die Verzögerung
nach einer 8-Bit Ein-/Ausgabe Anforderung. Diese Verzögerung muß sein, weil die
CPU nicht nur den I/O-Bus zu bedienen hat. Eingestellt werden können "keine" (NA)
oder 1 bis 8 Taktzyklen.
Mainboard HOT-566 V1.x / 2.x
3 oder 2 Takte.
32