Inhaltsverzeichnis
Werbung
2.1.7
Interruptsystem des EB 400
Das Interruptsystem des ERTEC 400 unterscheidet zwei unterschiedliche Anbindungen:
IRQ und FIQ Interrupts über Interrupt-Control-Unit zum ARM946E-S
INTA, INTB und SERR Interrupt zum PCI-Host
Die folgende Abbildung zeigt das Interrupt Handling des ERTEC 400:
Abbildung 3: ERTEC 400-Interrupt-Handling
2.1.7.1
Interrupts zum ARM946E-S
Der ARM946E-S besitzt zwei Controller-Units:
IRQ-Controller-Unit mit 16 Eingängen für niederpriore Interrupts
FIQ-Controller-Unit mit 8 Eingängen für hochpriore Interrupts
Die Interrupt Controller Unit ist nur vom ARM946E-S erreichbar. In den folgenden Tabellen sind die möglichen
IRQ/FIQ – Interruptquellen zusammengestellt.
IRQ #
BLOCK-
SOURCE
0
Timer
1
Timer
3:2
GPIO
5:4
GPIO
6
ARM-uP
7
ARM-uP
8
UART_1
9
UART_2
10
SPI
11
SPI
12
IRT-Switch
13
IRT-Switch
14
IRT-Switch
15
PCI
Tabelle 4: IRQ-Interrupts
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
SIGNAL
DEFAULT
TIM_INT0
Steigende Flanke
TIM_INT1
Steigende Flanke
GPIO(1:0)
Parametriebar
GPIO(31:30)
Parametriebar
COMMRX
Steigende Flanke
COMMTX
Steigende Flanke
UARTINTR_1
High Pegel
UARTINTR_2
High Pegel
SSPINTR
Steigende Flanke
SSPRORINTR
Steigende Flanke
IRQ0_SP
Steigende Flanke
IRQ1_SP
Steigende Flanke
IRT_API_ERR
Steigende Flanke
AHB_INT_L
Steigende Flanke
15
BEMERKUNG
Timer 0
Timer 1
ERTEC 400-Pins GPIO_IO(1:0)
ERTEC 400-Pins GPIO_IO(31:30)
Interrupt für Comm Channel (Receive)
Interrupt für Comm Channel (Transmit)
UART 1 - Sammel-Interrupt
UART 2 - Sammel-Interrupt
SPI-Sammel-Interrupt
SPI-Receive Overrun Interrupt
highpriorer IRT-Interrupt
lowpriorer IRT-Interrupt
IRT-Synchronisationsfehler
Von der AHB-PCI-Bridge
EB 400 Handbuch
Version 1.2.3
Werbung
Inhaltsverzeichnis
