Inhaltsverzeichnis
Werbung
3.2
Detaillierte Speicherbeschreibung
Im untersten 256MB Segment erscheint nach Durchlauf des Bootcodes das interne SRAM (nur bei Nutzung des
locked I-Caches im Bereich 0-4K überblendet dieser die untersten 4kByte des Speicherbereiches, bei Nutzung
des D-TCM (4k) überblendet dieses im vereinbarten Adreßraum die angegebene Adressbelegung). Sind Bereiche
im Adressraum als „not used" deklariert, so werden Fehlzugriffe durch eine Adressraumüberwachung an den
ARM weitergemeldet. Eine Beschreibung zu dieser Adressraumüberwachung findet sich im Handbuch des
ERTEC 400 (Dokument /2/). Für Zugriffe eines Hostsystems über die PCI-Bridge ist auf der AHB Seite ein
Adressbereich von 2GB festgelegt. Durch Parametrierung von Translation Register in der Bridge können Zugriffe
in einen beliebigen PC Bereich ermöglicht werden. Hinweise zur Bridgeparametrierung siehe Dokument /6/.
Seg.
Inhalt
0
Boot-ROM oder
Inernal. User-RAM
(evtl. 0-4k locked I-Cache
wenn freigeschaltet)
1
IRT-Switch
2
EMIF
SDRAM
3
EMIF
Peripheral
Bank0
EMIF Peripheral
Bank1
EMIF Peripheral
Bank2
EMIF Peripheral
Bank3 (Readycontrolled)
not used
4
Internal Boot-ROM
Timer
Watchdog
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
Größe
Range
256 MB
0000_0000
0FFF_FFFF
256 MB
1000_0000
1FFF_FFFF
256 MB
2000_0000
2FFF_FFFF
16 MB
3000 0000
30FF FFFF
16 MB
3100 0000
31FF FFFF
16 MB
3200 0000
32FF FFFF
4 MB
3300 0000
333F FFFF
2MB
3340 0000
335F FFFF
2MB
3360 0000
337F FFFF
8MB
3380 0000
33FF FFFF
3400_0000
3FFF_FFFF
8 kB
4000_0000
4000_1FFF
256 Byte
4000_2000
4000_20FF
256 Byte
4000_2100
4000_21FF
25
Beschreibung
Nach Reset:
Boot-ROM (8kB physikal.;
15
2
* imaged)
Nach Memory-Swap:
Int. User-RAM (8kB physikalisch;
15
2
* imaged)
Aus ARM9-Sicht kann der locked I-Cache (wenn
eingeschaltet) auf den ersten 4kByte eingeblendet
werden.
8 MB physikalisch;
-
0-1 MB für Register
-
1-2 MB für KRAM (192KByte)
64MB werden gespiegelt
siehe Tabelle 8
siehe Tabelle 8
SRAM 8MB
CPLD (NAND-Flash, Register)
Ethernetcontroller
Registerbereich
Ethernetcontroller
Datenpufferbereich
Peripherieerweiterungen
8kB physikalisch;
32 Byte physikalisch;
5
2
* imaged
28 Byte physikalisch;
5
2
* imaged
SMSC91C111
–
SMSC91C111
–
EB 400 Handbuch
Version 1.2.3
Werbung
Inhaltsverzeichnis
