Inhaltsverzeichnis
Werbung
Seg.
Inhalt
SPI
UART_1
UART_2
GPIO
System-Control-
Register-Block
F-Counter
not used
5
ARM-ICU
6
Internal RAM
7
EMIF-Register
8
PCI-Bridge
8
Not used
9
PCI-Bridge (Host)
9
Not used
-
11
12
PCI-Bus
-
13
14
PCI-Bus
15
PCI-Bus
Tabelle 14: Detaillierter Speichersegmentaufteilung im EB 400
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
Größe
Range
256 Byte
4000_2200
4000_22FF
256 Byte
4000_2300
4000_23FF
256 Byte
4000_2400
4000_24FF
256 Byte
4000_2500
4000_25FF
256 Byte
4000_2600
4000_26FF
256 Byte
4000_2700
4000_27FF
4000_2800
4FFF_FFFF
256 MB
5000_0000
5FFF_FFFF
256 MB
6000_0000
6FFF_FFFF
256 MB
7000_0000
7FFF_FFFF
64 KB
8000 0000
8000_FFFF
256MB
8001_0000
– 64KB
8FFF FFFF
16MB
9000_0000
90FF FFFF
1GB – 272
9100_0000
MB
BFFF FFFF
0.5 GB
C000 0000
DFFF FFFF
0.25 GB
E000 0000
EFFF FFFF
0.25 GB
F000 0000
FFFF FFFF
26
Beschreibung
256 Byte physikalisch;
256 Byte physikalisch;
256 Byte physikalisch;
32 Byte physikalisch;
5
2
* imaged
164 Byte physikalisch
Allgemeiner Register-Block
8 Byte physikalisch
7
2
* imaged
ARM-Interrupt-Controller;
128 Byte physikalisch;
21
2
* imaged
Spiegel-Bereich des
Internen RAMs
(8kB physik.;
15
2
* imaged)
Steuer-Register für external
Memory-Interface
64 Byte physikalisch;
22
2
* imaged
Register der PCI Bridge
Not used
Bereich für Konfigurationszugriffe (Hostzugriffe)
über die PCI Bridge
Not used
Erstes PCI Master Fenster
(Prefetchabele, gemappt auf PCI Bereich 0GB -
0.5GB)
Zweites PCI Master Fenster
(Prefetchabele, gemappt auf PCI Bereich 0.5GB -
0.75GB)
Drittes
PCI
Master
Fenster
gemappt auf PCI Bereich 0.75GB - 1GB)
(Prefetchabele,
EB 400 Handbuch
Version 1.2.3
Werbung
Inhaltsverzeichnis
