Inhaltsverzeichnis
Werbung
2.1.2
Betriebsmodi des EB 400
Über die Jumper J2.1/2 bis J2.9/10 können verschiedene Konfigurationen am EB 400 eingestellt werden. Die
Jumper sind im Kapitel 8.2 beschrieben. Folgende Konfigurationseinstellungen sind am ERTEC 400 möglich:
CONFIG(4)
CONFIG(3)
(J2 1/2)
(J2 3/4)
X
X
X
X
X
X
0
0
1
1
Tabelle 1: Auswahl der Betriebsmodi für EB 400
2.1.3
Bootmodi des EB 400
Mit den Jumpern J2.11/12 bis J2.15/16 können verschiedene Bootmodi am EB 400 eingestellt werden.
Im Bootmodus „SPI" oder „SRAM" sind noch zusätzliche Jumpereinstellungen am Jumper J3 notwendig. Die
Jumper sind im Kapitel 8.2 und 8.3 beschrieben. Folgende Download-Modi werden unterstützt:
BOOT[2]
(J2 11/12)
0
0
0
0
1
1
1
1
Tabelle 2: Auswahl des Bootmodus für EB 400
Für alle Jumper gilt
0 = Jumper gesteckt, 1 = Jumper nicht gesteckt
2.1.4
Integriertes Prozessorsystem ARM946E-S
Im ERTEC 400 ist der Prozessor ARM946E-S mit IRQ-/FIQ-Interruptcontroller integriert. Der Prozessor und
verschiedene Standardperipherien stehen dem Anwender für seine Applikationen zur Verfügung. Im einzelnen
sind dies folgende Funktionsgruppen:
ARM946E-S Prozessor mit
Arbeitsfrequenz 50/100/150MHz über Jumper einstellbar (siehe Betriebsmodi 2.1.2)
8 kByte Instruction-Cache
4 kByte Data-Cache
4 kByte Data TCM
JTAG-Schnittstelle für Debug- und Traceinterface
Interrupt-Controller für asynchrone Ereignisse (16 IRQ- und 8 FIQ-Eingänge
SDRAM-Controller 50 MHz/max. 256 MByte Adressraum (16/32-Bit Datenbreite parametrierbar)
SRAM-Controller maximal 4 x 16 MByte (8/16/32-Bit Datenbreite für alle 4 Bereiche getrennt
parametrierbar)
SRAM 8 kByte
Watchdog-Timer-Unit zur Überwachung von Baugruppenfunktionen
Timer-Unit zur Generierung von periodischen Triggerimpulsen
F-Timer für fehlersichere Anwendungen
GPIO-Ports zur Ansteuerung von LEDs, etc.
SPI-Schnittstelle zur Anschaltung von seriellen EEPROM/ Flash
2 UART
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
CONFIG(2)
CONFIG(1)
(J2 5/6)
(J2 7/8)
X
X
X
X
X
X
X
X
1
X
X
0
X
1
X
X
0
X
0
X
X
1
X
X
0
X
X
1
X
X
BOOT[1]
BOOT[0]
(J2 13/14)
(J2 15/16)
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
CONFIG(0)
(J2 9/10)
1
Takt über REF_CLK
0
Takt über Quarz (12.5MHz)
X
MII-Betrieb (25 MHz)
X
RMII-Betrieb (50 MHz)
X
PCI-Betrieb
X
LBU-Betrieb
X
ARM-Clock 50 MHz
X
ARM-Clock 100 MHz
X
ARM-Clock 150 MHz
X
Reserviert
BEDEUTUNG
Externer ROM/NOR-Flash 8 Bit Datenbreite
Externer ROM/NOR-Flash 16 Bit Datenbreite
Reserviert
Reserviert
Reserviert
SPI (z.B EEPROMS mit ser. Schnittstelle)
UART1
(Bootstrap – Methodik)
PCI-Slave- / LBU-Interface (von ext. Host)
13
BEDEUTUNG
)
EB 400 Handbuch
Version 1.2.3
Werbung
Inhaltsverzeichnis
