Inhaltsverzeichnis
Werbung
3.4 Advanced Chipset Features
DRAM Timing Selectable
x - CAS Latency Time
x - RAS# to CAS# Delay (tRCD)
x - RAS# Precharge
x - Precharge Delay
► PCI Express Root Port Func
PEG Force X1
Init Display First
↓↑→←:Move Enter:Select +/-/PU/PD:Value F10:Save ESC:Exit F1:General Help
F5: Previous Values
DRAM Timing Selectable
Dieses Element stellt das optimale Timing für die folgenden vier Elemente ein, je nach den von
Ihnen benutzten Speichermodulen. Die Voreinstellung "By SPD" konfiguriert diese vier
Elemente , indem sie den Inhalt im SPD (Serial Presence Detect)-Gerät liest. Der EEPROM auf
dem Speichermodul speichert kritische Parameterinformation zum Modul, wie z. B. such
Speichertyp, Größe, Geschwindigkeit, Spannungsinterface und Modulbänke.
-
CAS Latency Time (tCL)
Dieses Element regelt die Latenz zwischen dem DRAM-Lesebefehl und der Zeit, zu der die
Daten tatsächlich zur Verfügung stehen.
-
RAS# to CAS# Delay (tRCD)
Dieses
Element
regelt
Lese/Schreibbefehl.
-
RAS# Precharge (tRP)
Dieses Element regelt die Untätigkeitszyklen nach der Ausgabe eines Precharge-Befehls an das
DRAM.
-
Precharge Delay (tRAS)
Dieses Element regelt die Anzahl der DRAM-Takte für die DRAM-Parameter.
AW9D-MAX, AW9D
Phoenix – AwardBIOS CMOS Setup Utility
Advanced Chipset Features
By SPD
(tCL)
4
4
(tRP)
4
(tRAS)
11
Press Enter
Disabled
PCI Slot
F6: Fail-Safe Defaults
die
Latenz
zwischen
F7: Optimized Defaults
dem
aktiven
DRAM-Befehl
Item Help
und
dem
3-19
Werbung
Inhaltsverzeichnis
