Inhaltsverzeichnis
Werbung
3.4 Advanced Chipset Features
DRAM Timing Selectable
Dieses Element stellt das optimale Timing für die folgenden vier Elemente ein, je nach den von
Ihnen benutzten Speichermodulen. Die Voreinstellung "By SPD" konfiguriert diese vier
Elemente , indem sie den Inhalt im SPD (Serial Presence Detect)-Gerät liest. Der EEPROM auf
dem Speichermodul speichert kritische Parameterinformation zum Modul, wie z. B. such
Speichertyp, Größe, Geschwindigkeit, Spannungsinterface und Modulbänke.
-
CAS Latency Time (tCL)
Dieses Element regelt die Latenz zwischen dem DRAM-Lesebefehl und der Zeit, zu der die
Daten tatsächlich zur Verfügung stehen.
-
RAS# to CAS# Delay (tRCD)
Dieses
Element
Lese/Schreibbefehl.
-
RAS# Precharge (tRP)
Dieses Element regelt die Untätigkeitszyklen nach der Ausgabe eines Precharge-Befehls an das
DRAM.
-
Precharge Delay (tRAS)
Dieses Element regelt die Anzahl der DRAM-Takte für die DRAM-Parameter.
Memory Hole At 15M-16M
Wenn auf [Enabled] gestellt, wird die Speicheradresse bei 15M-16M Erweiterungskarten
reserviert, welche diese Einstellung erfordern. Dies macht den Speicher von 15MB aufwärts für
das System unzugänglich. Lassen Sie dieses Element bei seiner Voreinstellung.
3-18
regelt
die
Latenz
zwischen
dem
aktiven
DRAM-Befehl
und
dem
AW8D
Werbung
Inhaltsverzeichnis
