BIOS
9.33
PCI Express Configuration
Bios-Eintrag
PCI Express Configuration
PCI Express Clock Gating
Lagacy IO Low Latency
Peer Memory Write Enable
Compliance Test Mode
PCIe-USB Glitch W/A
PCI Express Gen3 Eq Lanes
PCI Express Root Port X
[PCIE Port assignments]
9.34
PCI Express Gen3 Eq Lanes
Bios-Eintrag
PCIEX Cm
PCIEX Cp
56
Optionen
Disabled / Enabled
Disabled / Enabled
Disabled / Enabled
Disabled / Enabled
Disabled / Enabled
Untermenü siehe: PCI Express Gen3 Eq Lanes [} 56]
Untermenü siehe: PCI Express Root Port X [} 57]
Keine
Optionen
0..63
0..63
Version: 0.3
CB6464