Hw-Adressen - Siemens Simatic Pc Ri25 P Technische Beschreibung

Motherboard
2.9

HW-Adressen

Funktionsweise Die Pentium CPU hat einen 4 Gbyte großen Speicheradreßraum. Die CPU be-
der Speicherdeko-
sitzt 64 Daten -, 29 Adress (A3...A31)-, und 8 Busenableleitungen (BE0...BE7),
dierung
die die nicht vorhandenen Byteadreßleitungen A0, A1 und A2 codieren. Der
CPU-Adreßbus wird über den TSC (System Controller) auf den PCI-Adreßbus
abgebildet. Ausgenommen sind dabei die Speicheradressen von Adresse 0000
0000h bis 0009 FFFFh (640kByte) und von Adresse 0010 0000h bis 07FF FFFFh
(127MByte).
Die ISA-Bridge über den Baustein PIIX (PCI ISA IDE Xcellerator) bildet den
ISA-Adreßbus genau einmal auf den PCI-Adreßbus ab. Der ISA-Adreßbus für
8 Bit-Baugruppen umfaßt den Adreßraum von A0 bis A19 was den CPU-Adres-
sen 0000 0000h bis 000F FFFFh (1MByte) entspricht. Für 16Bit-ISA-Baugrup-
pen ist der Adreßbus um die Adreßleitungen A20...A23 erweitert und adressiert
daher von 0000 0000h bis 00FF FFFFh (16MByte).
Die Unterscheidung zwischen dem 1MByte und dem 16MByte ISA-Adreßraum
erfolgt durch spezielle Memory-Read/Write Signale die nur aktiviert werden,
wenn die Adreßleitungen A20, A21, A22 und A23 logisch Nullpegel haben.
Werden von der CPU Adreßbereiche angesprochen, die von dem Hauptspeicher
belegt sind, so werden keine ISA-Bussteuersignale erzeugt. Das heißt eine ISA-
Busbaugruppe wird in diesen Speicherbereichen nicht angesprochen. Umge-
kehrt kann ein ISA-Busmaster Adressen oberhalb 16MByte nicht erreichen. Um
einen größeren Adreßraum für Dualport-RAM-Erweiterungen als der Speicher-
adreßraum zwischen 640kByte und 1MByte zu erhalten, sind verschiedene De-
kodierungslöcher in der Pentium PG-Grundbaugruppe vorgesehen:
Bei der Aufteilung der Adreßräume wird unterschieden zwischen
Angesprochen werden diese Bereiche durch unterschiedliche Schreib-Lese-
signale (I / O WR, I / O RD, MEMR, MEMW). Die folgenden Tabellen geben
einen Überblick über die belegten Adreßbereiche. Weitere Informationen
entnehmen Sie bitte der Beschreibung der einzelnen Funktionsgruppen.
2-26
Der CPU-Adreßraum FFF8 0000h bis FFFD FFFFh (512k-128 k BIOS = 384
KByte) wird in den ISA-Adreßraum 00F8 0000h bis 00FD FFFFh gemapped
und wird immer im CPU-Adreßraum angesprochen. Die Dekodierung der
auf dem ISA-Bus fehlenden Adreßleitungen A24 bis A31 erfolgt durch spe-
zielle Hardware auf der Grundbaugruppe.
Im 16ten MByte kann ein 1 MByte Bereich des Speicheradreßraumes dem
ISA-Bus zugeordnet werden. Diese Option kann per SETUP ein- bzw. ausge-
schaltet werden.
Speicher-Adreßraum und
Peripherie-Adreßraum.
SIMATIC PC, Technische Beschreibung
C79000-G7000-C799-02