Inhaltsverzeichnis
Werbung
Grundplatine
2.4.3
Register des Uhrenbausteins
Statusregister A (Schreib-Lese-Register mit Ausnahme des Bits 7):
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
UIP
UIP
Ist dieses Bit=1, ist ein Zugriff auf die Datenbytes der Uhr nicht zulässig, da gerade ein
Aktualisierungszyklus läuft. Ein Aktualisierungszyklus wird zu jeder vollen Sekunde
angeregt; Uhrzeit und Datum werden dadurch auf den neuesten Stand gebracht. Das
UIP-Bit kann nur gelesen werden und wird nicht von einem Reset beeinflußt. Setzt man
das SET-Bit im Statusregister B=1, sind Aktualisierungszyklen unterbunden und das
UIP-Bit ist =0 gesetzt.
DV2, DV1, DV0
Diese Bits informieren den Uhrenbaustein über die von außen zugeführte Taktfrequenz.
Die Systemsoftware initialisiert diese Bits mit 010, was einer Taktfrequenz von
32 768 Hz entspricht.
RS3, RS2, RS1, RS0
Die Systemsoftware initialisiert diese Bits mit 0110. Dadurch wird alle 976,562 µs ein
Interrupt-Signal (Serien-Interrupt) IRQ 8 erzeugt. Diese Interrupt-Leitung ist im inneren
des Peripherie-Controller-ASIC fest mit dem Interrupt-Controller verbunden.
Statusregister B (Schreib-Lese-Register):
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
SET
SET
Wenn dieses Bit gesetzt ist, sind Aktualisierungszyklen der Uhr unterbunden;
Zugriffe auf die Zeitdatenbytes sind zulässig. Weder ein Hardware-Reset noch interne
Funktionen beeinflussen dieses Bit. Ist dieses Bit log. "0", so wird die Uhr nach
jeder Sekunde aktualisiert.
2 - 18
DV2
DV1
DV0
RS3
PIE
AIE
UIE
0
Systemhandbuch
RS2
RS1
RS0
0
24/12 DSE
C79000-B8500-C073-01
Quicklinks ausblenden:
Werbung
Inhaltsverzeichnis
