Inhaltsverzeichnis
Werbung
Das folgende Schaubild zeigt den Speicheraufbau des DPRAMS.
Im mittleren Speicherbereich, über dem K-Bus-Abbild, (D400 bis D0A00) ist das Abbild des IP-Link-Busses
abgelegt. Der Bereich teilt sich in Ein- und Ausgangsbereich. Pro Bereich stehen in der
Standardkonfiguration je 768 Byte zur Verfügung. Seit dem Firmwarestand ≥ B3 ist es möglich die
Speicherbereiche zu verschieben. Auf diese Weise kann das Prozessabbild an die benötigten Bereich
angepasst werden.
The IP-Link Control Block (CB IP-Link)
Dieser Abschnitt beschreibt die Struktur des Control-Blocks für die IP-Link Anbindung des CX1100-0003.
Dieser Control-Block liegt im Speicher unterhalb dem Bereich des CB des K-Busses.
CB IP-Link
Offset
0xFB0[2]
0xFB2[2]
0xFB4[2]
0xFB6[2]
0xFB8
0xFB9
0xFBA
0xFBB
0xFBC[2]
0xFBE[2]
0xFC0-0xFC1
0xFC2-0xFC3
0xFC4
0xFC5-0xFCE
0xFCF
CX1100-00xx
IPL 2 byte plc interface to
CX1100-0002/3
IPL 2 byte plc interface from
CX1100-0002/3
IPL diagnosis to CX1100-0002/3
IPL diagnosis from CX1100-0002/3
IPL service request bitfield
IPL service response bitfield
IPL error code
IPL error argument
IPL base ptr Inputs
IPL base ptr Outputs
IPL cycle count
IPL cycle time [µs]
IPL bus status
Reserved
Retry counter
Version: 2.1
Produktübersicht
Default
0x400
0x700
39
Werbung
Inhaltsverzeichnis
