Inhaltsverzeichnis
Werbung
Produktübersicht
Link Images:
Beim Setzen dieses Bits werden K-Bus und IP-Link-Bus logisch miteinander verbunden. Im Falle eines
Fehlers werden beide Busse angehalten. Die Standardeinstellung für dieses Bit ist gesetzt, d.h. bei Fehlern
auf dem einen Bus-System werden beide Systeme angehalten.
Watchdog Time:
Wird ein I/O-Zyklus durch ein "Processdata cycle request" angestoßen, so startet ein Timer. Dieser läuft bis
zur in "Watchdog Time" eingestellten Zeit. Trifft in der Zwischenzeit kein weiteres "PD cycle request" Signal
ein, so werden alle Ausgänge in den sicheren Zustand (alle Ausgänge auf "Null") gesetzt. Gleichzeitig wird
der Wert im Register "Watchdog Error Counter" inkrementiert. Die Standardeinstellung für diesen Wert
beträgt 100ms. Soll ein anderer Wert verwendet werden, so muss dieser in das Register geschrieben
werden. Der Wert wird aber erst nach einem "Reset Node" - Befehl aktiviert.
Cycle Time:
Sie gibt die Zeit zwischen Start und Beendigung eines I/O-Prozessupdates an. Die Zeit wird in Millisekunden
angegeben. Ein neuer Zyklus beginnt mit dem Eintreffen eines "PD cycle Requests"-Signals. Er endet mit
dem "PD cycle Ready" -Signal. Für das Netzteil CX1100-0002 beträgt diese Zeitspanne die Zeit, die der K-
Bus für ein Update benötigt. Beim CX1100-0003 beträgt diese Zeit die Updatezeit von K-Bus und IP-Link-
Bus.
Watchdog Error Counter:
Tritt ein Überlauf im Watchdog-Timer auf, so wird dieser Wert um eins inkrementiert. Es lässt sich also die
Anzahl von Watchdog-Zeitüberschreitungen auslesen. (verfügbar ab Firmware Version B6)
Processdata Error:
Diese Byte enthält die Informationen über den Zustand des I/O-Blöcke. Mögliche Zustände sind:
Bitfeld
Bit 7
Processdat
-
a Error
Das Bit wird logisch "Eins", wenn ein Fehler auftritt. Sind beide Werte "Null" liegt kein Fehler vor. Ein Fehler
kann möglicherweise mit einem Reset des Busses behoben werden. Die Funktion hierfür wird im Control-
Block des jeweiligen Busses aktiviert.
Processdata Cycle Overrun:
Diese Speicherzellen enthält einen Zähler. Dieser zählt die Zeitüberschreitungen, wenn ein "PD Cycle
Request" - Signal eintrifft, bevor ein "PD Cycle Ready" - Signal anliegt. Dieser Überlauf kann nur auftreten,
wenn durch einen Synchronisationsfehler im Programm die Zykluszeit kleiner ist, als die Zeit für den I/O-
Update.
PD Cycle Ready / PD Cycle Request:
Diese beiden Bytes enthalten die Daten für den aktuellen Prozess. Das Programm legt einen Wert in dem
"Request-Register" ab. Ist der Prozess beendet, so schreibt er diesen Wert in das "Ready-Register". Bei
einem erneuten Prozess wird das "Request-Register" wieder überschrieben.
"Auxiliary Control Block" (ACB)
Für den Zugriff auf das Display bzw. den Taster wird ein weiterer Bereich benötigt. Dieser wird als "Auxiliary
Control Block" bezeichnet. Er umfasst 16 Byte und liegt oberhalb des GCBs. Den Aufbau zeigt folgendes
Schaubild:
12
Bit 6
Bit 5
-
-
Version: 2.1
Bit 4
Bit 3
-
-
Bit 2
Bit 1
-
IP-Link
K-Bus
Error
Error
CX1100-00xx
Bit 0
Werbung
Inhaltsverzeichnis
