elv RLC 9000 Bau- Und Bedienungsanleitung Seite 15
Inhaltsverzeichnis
IC403
1
START
3
A
2
74HC00
RS-Flip-Flop
4
6
B
5
IC403
74HC00
IC401
IC402
3
2
CLR
1
3
A
QA
1
A
5
QB
4
6
B
QC
2
7
QD
74HC390
74HC112
20ms Zahler
IC401
14
CLR
15
13
A
QA
B
11
QB
12
10
B
QC
9
QD
74HC390
Bild 10:
AD-Wandler-Steuerung
abgeschaltet und die Ladung im Integra-
tionskondensator mit Hilfe einer konstan-
ten Referenzspannung wieder abintegriert.
Während dieser Phase erfolgt eine Zäh-
lung der Taktperioden des 32-MHz-Takt-
oszillators. Sobald die Schaltschwelle des
Komparators erreicht ist, wird der Reset-
Mode des AD-Wandlers wieder aktiviert.
Der Zählerstand wird jetzt vom Prozessor
übernommen und ausgewertet. Ein neuer
Messzyklus kann beginnen.
Da der Gleichrichter im Analogzweig
phasenselektiv ist, muss auch die komplet-
te Steuerung für 2 verschiedene Phasen-
o
winkel, nämlich für 0
und für 90
piert sein. Die Auswahl, welcher Phasen-
winkel aktiv ist, erfolgt über die Prozessor-
leitung „PHASE".
Die nachfolgende Beschreibung gilt für
beide Phasenfälle, wobei die Angaben für
o
die 90
-Phasenselektion in Klammern ( )
angegeben sind. Die Auswahl der verschie-
denen 1-kHz-Signale geschieht über den
Daten-Selektor IC 400 und die Prozessor-
Steuerleitung „PHASE".
Mit einem Low-Startimpuls an Pin 1 des
Gatters IC 403 A wird das aus IC 403 A, B
aufgebaute RS-Flip-Flop gesetzt, und Pin 3
geht auf High-Pegel. Bei der nächsten ne-
gativen Flanke des 1-kHz-90
Referenzsignals an Pin 1 des JK-Flip-Flops
TAKT
MESS
+5V
IC402
4
5
11
PR
J
Q
J
13
A
CP
CP
6
12
K
Q
K
CLR
15
74HC112
DG
IC400
OE
SEL
4
A
A
Y
B
74HC157
OE
SEL
7
A
B
0/90GRAD
Y
B
74HC157
IC 402 A wird der Zustand der JK-Eingän-
ge an die Ausgänge Q und Q übernommen.
Der Ausgang Q nimmt somit High- und der
Ausgang Q Low-Potential an.
Mit dem Ausgang Q werden daraufhin
die Zähler IC 404 A, B zurückgesetzt und
mit dem Ausgang Q das RS-Flip-Flop
IC 403 A, B gelöscht. Zusätzlich wird der
20-ms-Zähler IC 401 A, B freigegeben
sowie das als RS-Flip-Flop geschaltete JK-
Flip-Flop IC 402 B zurückgesetzt und da-
mit der AD-Wandler auf „Integrieren des
Messsignals" geschaltet.
Das 1-kHz-0
tet den 20-ms-Zähler IC 400 A, B so, dass
nach 20 ms (20 Takte) der Ausgang QB
und damit auch der Eingang K des JK-Flip-
Flops High-Potential annimmt. 250 µs
o
(1/4 Taktperiode des 1kHz-Signals) später
konzi-
wird der Zustand der J- und K-Eingänge
durch die negative Flanke des 1-kHz-Sig-
nals an den Ausgang übernommen. Q
nimmt Low-Potential an, d. h. der Zähler
IC 404 ist zählbereit, und Q nimmt High-
Potential an, wodurch der 20-ms-Zähler
zurückgesetzt und der AD-Wandler auf
„Ab-integrieren mit Referenz" geschaltet
wird.
Während der Zeit, in welcher der AD-
Wandler abintegriert, gelangen die 32-MHz-
Taktimpulse über das Zählertor IC 403 C
zum 8-Bit-Zähler IC 404 und takten diesen
bei jedem Impuls um 1 weiter. Bei einem
o
-(180
o
)-
Überlauf des Zählers (QD von IC 404 B
wechselt von „high" nach „low") wird der
IC403
9
8
C
IC404
10
2
74HC00
CLR
A
1
A
74HC393
NULL
10
9
PR
Q
IC404
B
12
CLR
7
Q
CLR
B
14
13
A
ADSTOP
74HC393
Vorzahler
15
1
Phasenauswahl
2
3
180GRAD
15
1
PHASE
5
0GRAD
6
90GRAD
DG
o
-(90
o
)-Referenzsignal tak-
ZAEHLER
+5VD
3
IC405
QA
4
QB
5
19
QC
G
6
1
QD
DIR
2
A0
B0
3
A1
B1
4
B2
A2
5
A3
B3
6
A4
B4
7
A5
B5
8
A6
B6
9
A7
B7
11
QA
10
74HC245
QB
9
QC
8
QD
TIMER0
+5V
IC400
15
OE
1
SEL
11
9
A
C
Y
10
B
74HC157
15
OE
1
SEL
14
12
A
D
Y
13
B
74HC157
interne Zähler des Prozessors um 1 weiter-
geschaltet. Da die Taktfrequenz für die
internen Zähler des Prozessors zu hoch ist,
kommt eine 8-Bit-Vorteilung zum Einsatz.
Hat der AD-Wandler seine Abintegrier-
phase beendet (ADSTOP geht auf „low"),
wird das RS-FlipFlop IC 402 B gesetzt und
das Zählertor IC 403 C geschlossen. Der
Zählvorgang ist damit abgeschlossen, und
der Prozessor kann über eine externe Adres-
se den Zählerstand des Vorzählers IC 404
über den Bustreiber IC 405 abfragen.
Nachfolgend kommen wir zur Beschrei-
bung des AD-Wandlers und des prakti-
schen Aufbaus des RLC 9000.
AD-Wandler
In Abbildung 11 ist die Schaltung des
AD-Wandlers mit dem integrierten phasen-
selektiven Gleichrichter dargestellt. Wir
beginnen die Beschreibung mit dem ei-
gentlichen AD-Wandler, der nach dem
Dual-Slope-Verfahren arbeitet und im
wesentlichen aus den 5 folgenden Kompo-
nenten besteht:
- Integrator IC 300 A mit C 304 und R 311
- Komparator IC 300 B
- Referenzstromquelle D 305, R 309 und
Zusatzbeschaltung
- Null-Regelung D 306, R 312
- Schmitt-Trigger IC 301 mit Peripherie.
Als Besonderheit ist bei diesem AD-
Wandler die Referenzstromquelle nicht
geschaltet. Infolgedessen muss das zu mes-
sende Signal einen Offset haben. Da je-
D0-D7
18
D0
17
D1
16
D2
15
D3
14
D4
13
D5
12
D6
11
D7
15
Inhaltsverzeichnis
