VIPA System 100V Handbuch Seite 77

Handbuch VIPA System 100V
HB100D - CPU - Rev. 15/03
Artikelnr.
Ausgangsdatengröße
Technische Daten Zähler
Anzahl Zähler
Zählerbreite
maximale Eingangsfrequenz
maximale Zählfrequenz
Betriebsart Inkrementalgeber
Betriebsart Impuls/Richtung
Betriebsart Impuls
Betriebsart Frequenzmessung
Betriebsart Periodendauermessung
Gate-Anschluss möglich
Latch-Anschluss möglich
Reset-Anschluss möglich
Zähler-Ausgang möglich
Status, Alarm, Diagnosen
Statusanzeige
Alarme
Prozessalarm
Diagnosealarm
Diagnosefunktion
Diagnoseinformation auslesbar
Versorgungsspannungsanzeige
Sammelfehleranzeige
Kanalfehleranzeige
Potenzialtrennung
zwischen den Kanälen in Gruppen zu
zwischen Kanälen und Rückwandbus
Isolierung geprüft mit
PWM Daten
PWM Kanäle
PWM-Zeitbasis
Periodendauer
minimale Pulsbreite
Ausgangstyp
Lade- und Arbeitsspeicher
Ladespeicher integriert
Ladespeicher maximal
Arbeitsspeicher integriert
Arbeitsspeicher maximal
Speicher geteilt 50% Code / 50% Daten
Memory Card Slot
Ausbau
Baugruppenträger max.
Baugruppen je Baugruppenträger
Anzahl DP-Master integriert
Anzahl DP-Master über CP
Betreibbare Funktionsbaugruppen
Betreibbare Kommunikationsbaugruppen PtP
Betreibbare Kommunikationsbaugruppen LAN
Befehlsbearbeitungszeiten
Bitoperation, min.
Teil 2 Hardwarebeschreibung Mikro-SPS CPU 11x
115-6BL03
3 Byte
4
32 Bit
30 kHz
30 kHz
-
-
-
-
-
ja
ja
ja
ja
nein
möglich
grüne LED
rote SF-LED
keine
8
DC 500 V
2
PWM 0,1ms/1ms / HF-PWM
2,5...50kHz
PWM 2...60000 * Zeitbasis /
HF-PWM 2,5...50kHz
PWM 1...60000 * Zeitbasis /
HF-PWM 4...60000µs
Highside
32 KB
32 KB
24 KB
24 KB
-
MMC-Card mit max. 512
MB
1
4
-
4
4
4
-
0,25 µs
2-59