VIPA System 100V Handbuch Seite 112

Teil 2 Hardwarebeschreibung Mikro-SPS CPU 11x
2-94
Artikelnr.
Integrierte digitale Eingänge
Integrierte digitale Ausgänge
Analoge Eingänge
Analoge Ausgänge
Analoge Eingänge zentral
Analoge Ausgänge zentral
Integrierte analoge Eingänge
Integrierte analoge Ausgänge
Kommunikationsfunktionen
PG/OP Kommunikation
Globale Datenkommunikation
Anzahl GD-Kreise max.
Größe GD-Pakete, max.
S7-Basis-Kommunikation
S7-Basis-Kommunikation Nutzdaten je Auftrag
S7-Kommunikation
S7-Kommunikation als Server
S7-Kommunikation als Client
S7-Kommunikation Nutzdaten je Auftrag
Anzahl Verbindungen gesamt
Funktionalität Sub-D Schnittstellen
Bezeichnung
Physik
Anschluss
Potenzialgetrennt
MPI
MP²I (MPI/RS232)
DP-Master
DP-Slave
Punkt-zu-Punkt-Kopplung
Bezeichnung
Physik
Anschluss
Potenzialgetrennt
MPI
MP²I (MPI/RS232)
DP-Master
DP-Slave
Punkt-zu-Punkt-Kopplung
Funktionalität MPI
Anzahl Verbindungen, max.
PG/OP Kommunikation
Routing
Globale Datenkommunikation
S7-Basis-Kommunikation
S7-Kommunikation
S7-Kommunikation als Server
S7-Kommunikation als Client
Übertragungsgeschwindigkeit, min.
Übertragungsgeschwindigkeit, max.
Funktionalität PROFIBUS Slave
PG/OP Kommunikation
Routing
S7-Kommunikation
S7-Kommunikation als Server
Handbuch VIPA System 100V
115-6BL24
16 (20)
16 (12)
512
512
32
16
-
-
4
22 Byte
76 Byte
-
160 Byte
16
MP²I
RS485
9polige SubD Buchse
-
-
-
-
DP
RS485
9polige SubD Buchse
-
-
-
ja
-
16
-
-
19,2 kbit/s
187,5 kbit/s
-
-
-
-
HB100D - CPU - Rev. 15/03