VIPA System 100V Handbuch Seite 46

Teil 2 Hardwarebeschreibung Mikro-SPS CPU 11x
2-28
Artikelnr.
Bitoperation, min.
Wortoperation, min.
Festpunktarithmetik, min.
Gleitpunktarithmetik, min.
Zeiten/Zähler und deren Remanenz
Anzahl S7-Zähler
S7-Zähler Remanenz
S7-Zähler Remanenz voreingestellt
Anzahl S7-Zeiten
S7-Zeiten Remanenz
S7-Zeiten Remanenz voreingestellt
Datenbereiche und Remanenz
Anzahl Merker
Merker Remanenz einstellbar
Merker Remanenz voreingestellt
Anzahl Datenbausteine
max. Datenbausteingröße
Nummernband DBs
max. Lokaldatengröße je Ablaufebene
max. Lokaldatengröße je Baustein
Bausteine
Anzahl OBs
maximale OB-Größe
Gesamtanzahl DBs, FBs, FCs
Anzahl FBs
maximale FB-Größe
Nummernband FBs
Anzahl FCs
maximale FC-Größe
Nummernband FCs
maximale Schachtelungstiefe je Prioklasse
maximale Schachtelungstiefe zusätzlich innerhalb
Fehler OB
Uhrzeit
Uhr gepuffert
Uhr Pufferungsdauer (min.)
Art der Pufferung
Ladezeit für 50% Pufferungsdauer
Ladezeit für 100% Pufferungsdauer
Genauigkeit (max. Abweichung je Tag)
Anzahl Betriebsstundenzähler
Uhrzeit Synchronisation
Synchronisation über MPI
Synchronisation über Ethernet (NTP)
Adressbereiche (Ein-/Ausgänge)
Peripherieadressbereich Eingänge
Peripherieadressbereich Ausgänge
Prozessabbild einstellbar
Prozessabbild Eingänge voreingestellt
Prozessabbild Ausgänge voreingestellt
Prozessabbild Eingänge maximal
Prozessabbild Ausgänge maximal
Digitale Eingänge
Digitale Ausgänge
Digitale Eingänge zentral
Handbuch VIPA System 100V
112-4BH02
0,25 µs
1,2 µs
2,6 µs
50 µs
256
einstellbar von 0 bis 64
Z0 .. Z7
256
einstellbar von 0 bis 128
keine Remanenz
8192 Bit
einstellbar von 0 bis 256
MB0 .. MB15
2047
16 KB
1 ... 2047
1024 Byte
1024 Byte
14
16 KB
-
1024
16 KB
0 ... 1023
1024
16 KB
0 ... 1023
8
1
30 d
Vanadium Rechargeable
Lithium Batterie
20 h
48 h
10 s
8
-
-
-
1024 Byte
1024 Byte
-
128 Byte
128 Byte
128 Byte
128 Byte
12
8
12
HB100D - CPU - Rev. 15/03