Parameter/Adressraum
4.5 Adressraum
Zeitliche Abfolge
Im Bild ist der zeitliche Ablauf bei Oversampling dargestellt. Die in der CPU vorliegenden
Ausgabedaten werden im übernächsten Datenzyklus ausgegeben, verteilt über die Subtakte,
die auf dem Modul selbst erzeugt werden.
①
Bild 4-1
4.5
Adressraum
Konfigurationsmöglichkeiten
Es sind folgende Konfigurationen möglich:
● Konfiguration 1: ohne Wertstatus
● Konfiguration 2: mit Wertstatus
Wertstatus auswerten
Wenn Sie bei dem Analogmodul den Wertstatus freigeben, dann wird zusätzlich ein Byte im
Eingangsadressraum belegt. Bit 0 und 1 in diesem Byte sinddem Modul zugeordnet. Sie
geben Auskunft über die Gültigkeit des Analogwerts.
Bit = 1: es liegen keine Fehler am Kanal vor.
Bit = 0: die Verdrahtung, der angelegte Wert am Kanal usw. sind fehlerhaft.
24
n = Ausgabewerte aus Takt n
Oversampling
Analogausgabemodul AQ 2xU/I HS (6ES7135-6HB00-0DA1)
Gerätehandbuch, 09/2016, A5E03576139-AD