Hitachi CL32W35TAN Serviceanleitung Seite 124

Point de test Nom Réseau
TP132 YC7_AV
TP133 YC6_AV
TP134 YC5_AV
TP135 YC4_AV
TP136 YC3_AV
TP137 YC2_AV
TP138 YC1_AV
TP139 YC0_AV
TP140 PLL_ACLK
TP141 A_CLK
TP142 BCLK
TP143 LRCLK
TP144 ASDATA
TP179 SCAN_TE
TP183 ZTEST
TP145 AV_D15
TP146 AV_D14
TP147 AV_D13
TP148 AV_D12
TP149 AV_D11
TP150 AV_D10
TP151 AV_D9
TP152 AV_D8
TP180 SCLK
TP173 SCLK_B
TP153 AV_A9
TP154 AV_A8
TP155 AV_A7
TP156 AV_A6
TP157 AV_A5
TP158 AV_A4
TP159 AV_A3
TP160 AV_A2
TP161 AV_A1
TP162 AV_A0
TP163 AV_A10
TP164 AV_A11
TP165 /BCS1
TP166 /BCS0
TP167 /BRAS
TP168 /BCAS
TP169 /BWE
TP170 DQM
TP171 LP2
TP174 PLLVDD
TP172 PLLVSS
TP178 LP2 (via résistance)
TP177 GNDD
TP175 CKEA0
TP176 CKEA1
Page 3 UC /Démux
TP1155 5V M-PEG
TP1040 5V_OSC
TP257 MCLK_SDC
TP243 27MHzCLK
TP1034 27MHz OSC2
TP1032 27MHz OSC1
TP256 27MHzOUT
TP254 CLK_27_OSCOUT
TP997 CLK_27_0
TP229 CLK_27_1
TP998 CLK_27_2
TP999 CLK_27_3
TP263 CLK_27_4
TP262 CLK_27_5
Fonction
Sortie vidéo 7 vers CI codeur
Sortie vidéo 6 vers CI codeur
Sortie vidéo 5 vers CI codeur
Sortie vidéo 4 vers CI codeur
Sortie vidéo 3 vers CI codeur
Sortie vidéo 2 vers CI codeur
Sortie vidéo 1 vers CI codeur
Sortie vidéo 0 vers CI codeur
Entrée horloge suréchantillonnage audio PCM du CI PLL
Sortie horloge suréchantillonnage audio PCM
Horloge audio débit binaire échantillon PCM
Signal ID échantillon audio gauche/droit PCM
Données audio PCM
Entrée de test
Entrée de test
SDRAM données 15
SDRAM données 14
SDRAM données 13
SDRAM données 12
SDRAM données 11
SDRAM données 10
SDRAM données 9
SDRAM données 8
SDRAM horloge 81MHz direct de la puce AV
SDRAM horloge 81MHz après résistance de liaison
SDRAM adresse 9
SDRAM adresse 8
SDRAM adresse 7
SDRAM adresse 6
SDRAM adresse 5
SDRAM adresse 4
SDRAM adresse 3
SDRAM adresse 2
SDRAM adresse 1
SDRAM adresse 0
SDRAM adresse 10
SDRAM adresse 11
SDRAM sélection de circuit 1
SDRAM sélection de circuit 0
Contrôle RAS SDRAM
Contrôle CAS SDRAM
Activation écriture SDRAM
Masque de contrôle de données SDRAM
Contrôle PLL
Alimentation locale boucle à verrouillage de phase 81MHz
Masse locale PLL 81MHz
Contrôle PLL
Masse numérique
Activation horloge, SDRAM 0
Activation horloge, SDRAM 1
Tension d'alimentation 5V MPEG
Tension d'alimentation 5V à tension oscillateur 27MHz
Réaction oscillateur 27MHz
Horloge 27MHz
Cristal oscillateur 27MHz
Cristal oscillateur 27MHz
Collecteur sortie oscillateur 27MHz
Sortie polarisée horloge oscillateur 27MHz vers CI tampon
Sortie 0 horloge oscillateur 27MHz
Sortie 1 horloge oscillateur 27MHz
Sortie 2 horloge oscillateur 27MHz
Sortie 3 horloge oscillateur 27MHz
Sortie 4 horloge oscillateur 27MHz
Sortie 5 horloge oscillateur 27MHz
123