Inhaltsverzeichnis
Werbung
5322A
Bedienungsanleitung
Die Status-Datenstruktur enthält folgende Register:
STB – Status Byte Register
SRE – Service Request Enable Register
ESR – Event Status Register
ESE – Event Status Enable Register
Ausgabewarteschlange
STB – Status Byte Register
Das „STB" ist das Hauptregister für das Erfassen von Informationen aus anderen
Statusregistern und über die Ausgabewarteschlange. Der Wert des Registers
„STB" wird nach dem Einschalten des Produkts oder nach dem Senden des
Befehls „*CLS" zurückgesetzt. Dieser Befehl setzt das Register „STB" zurück,
außer Bit „MAV". Das Bit „MAV" wird erst zurückgesetzt, wenn die
Ausgabewarteschlange leer ist. Der Wert des Registers „STB" kann über eine
serielle Nachricht oder über die allgemeine Abfrage „*STB" ausgelesen werden.
Siehe Tabelle 18.
Bezeichnung des Bits
OSS
RQS
MSS
ESB
MAV
QSS
SRE – Service Request Enable Register
Das Service Request Enable Register unterdrückt oder erlaubt die STB-Bits. Der
Wert 0 eines SRE-Bits bedeutet, dass dieses Bit den Wert des MSS-Bits nicht
beeinflusst. Der Wert aller nicht maskierten STB-Bits führt dazu, dass das MSS-
Bit auf 1 gesetzt wird. SRE-Bit 6 wird nicht beeinflusst und ist immer 0. Das
Register „SRE" kann anhand des Befehls „*SRE", gefolgt vom Wert (0 bis 191)
für das Maskenregister, eingestellt werden. Das Register kann anhand des
Befehls „*SRE?" ausgelesen werden. Das Register wird nach dem Einschalten
des Produkts automatisch zurückgesetzt. Der Befehl „*CLS" setzt dieses
Register nicht zurück.
152
Tabelle 18. Bedeutung der Bits in „Status Byte Register"
Operation Summary Status, Bit 7. SCPI-definiert. Das OSS-Bit wird
auf „1" gesetzt, wenn die Daten im OSR (Operation Status Register) ein
oder mehrere gesetzte Bits enthalten.
Request Service, Bit 6. Das Bit wird nur beim Senden einer seriellen
Nachricht als Teil des Statusbytes ausgelesen.
Master Summary Status, Bit 6. Das MSS-Bit wird auf „1" gesetzt, wenn
Bit „ESB" oder Bit „MAV" „1"und in SRE aktiviert (1) ist. Dieses Bit kann
mittels Befehl „*STB?" ausgelesen werden. Der Wert des Bits wird aus
dem Status von „STB" und „SRE" abgeleitet.
Event Summary Bit, Bit 5. Der Wert des Bits wird aus dem Status von
„STB" und „SRE" abgeleitet. Das ESB-Bit wird auf „1" gesetzt, wenn ein
oder mehrere aktivierte ESR-Bits auf „1" gesetzt sind.
Message Available, Bit 4. Das MAV-Bit wird auf „1" gesetzt, wenn in der
IEEE488-Ausgabewarteschlange Daten verfügbar sind (die Antwort auf
eine Abfrage bereitsteht).
Questionable Summary Status, Bit 3. SCPI-definiert. Das QSS-Bit wird
auf „1" gesetzt, wenn die Daten im QSR (Questionable Status Register)
ein oder mehrere gesetzte Bits enthalten.
Beschreibung
Werbung
Inhaltsverzeichnis
