Interfaccia Ssi - Balluff BTL7-S5 Betriebsanleitung

BTL7-S5 _ _ (B)-M _ _ _ _ -A/B/Y/Z(8)-S32/S115/S140/S147/KA _ _ /FA _ _
Trasduttore di posizione Micropulse - versione a barra
6

Interfaccia SSI

6.1 Principi
SSI è l'acronimo di Synchronous Serial Interface e descrive
un'interfaccia sincrona digitale con una linea di clock
differenziale ed una linea dati differenziale.
Con i primi fronti di discesa dell'impulso la parola dati da
emettere viene salvata nel BTL7 per garantire la
consistenza dei dati. L'emissione dei dati avviene con i
primi fronti di salita dell'impulso, vale a dire che il
trasduttore di posizione emette un bit sulla linea dati per
ogni fronte di salita. In fase di richiesta dei bit dati
osservare pertanto le capacità della linea e i ritardi del
driver t nel comando.
v
La frequenza max. di impulso f
del cavo (vedere Dati tecnici a pagina 20, figura 8-2). Il
tempo t , indicato come tempo monoflop, viene avviato
m
con gli ultimi fronti di discesa ed emesso come livello
basso con gli ultimi fronti di salita. La linea dati rimane su
Low finché il tempo t non scade. In seguito il BTL7 è
m
pronto alla ricezione per il prossimo pacchetto clock.
SSIn
T
Clk
Clk
1
Data
MSB
T
Clk
Clk
t
Data
Clk
Data
T = 1 / f Periodo clock SSI, frequenza clock SSI
Clk Clk
T = 1 / f Periodo di scansione, frequenza di scansione
A A
n Numero dei bit da trasmettere (necessita n+1 impulsi clock)
t = 2 · T Tempo che impiega l'interfaccia SSI per essere di nuovo pronta
m Clk
t = 150 ns Tempo di ritardo di trasmissione (misurato con un cavo di 1 m di lunghezza)
v
14 italiano
dipende dalla lunghezza
Clk
2 3 4 5
t
v v
T
A
Con il BTL7 i dati di posizione vengono trasmessi
sincronicamente al periodo di scansione esterno ed
emessi. Per un funzionamento sincrono il periodo di
scansione T deve trovarsi nel campo T
A
All'esterno di questo campo il BLT7 passa al
funzionamento asincrono. Se il tempo minimo di scansione
non viene raggiunto, il BTL7 emette più volte lo stesso
valore di posizione. La frequenza di scansione esterna
risulta quindi superiore rispetto a quella interna. Inoltre T
deve durare finché il pacchetto clock successivo non
rientra nel campo t del pacchetto precedente.
m
t
m
n n+1
LSB
, ≤ TA ≤ 16 ms.
A min
A