Siemens SIMATIC S5 Betriebsanleitung Seite 4

1.2.4 B e s t ü c k u n g s m ö g l i c h k e i t e n des Z e n t r a l e r w e i t e r u n g s g e r ä t e s
Die freien Steckplätze des Zentralerweiterungsgerätes können wahlweise mit den in der Tabelle aufgeführten Baugruppen bestückt werden:
Anmerkung:
Das Stecken von Peripheriebaugruppen ist wegen der Gefahr der Doppeladressierung nicht möglich.
Die Programmiergeräteanschaltung und die Standardperipherie-
anschaltung') greifen im DMA-Verkehr (DMA
=
Direct Memory
Access) auf den Speicher des Zentralgerätes zu. Die Koordinie-
rung zwischen den einzelnen Anschaltungen erfolgt nach dem
Prinzip der Kettenprioritierung (daisy chain). Daraus ergibt sich
eine steckplatzabhängige Priorität in nachstehender Reihenfolge:
1
Zentralaerät
/
Zentralerweiterunasaerät
Steckplatz
Priorität2)
1 )
Die Grund- und Erweiterungsbaugruppen müssen lückenlos gesteckt
sein.
2)
1
=
höchste Priorität.
-
- "
85
/
93 ~ 1 2 7 ~ 1 3 7 / 1 2 7 1 1 7 ~ 1 0 7 ~ 9 7 1 8 7 1 7 7
1
1
2
1
3
1
-
4 1 5 1 6
Steckplatz-
k e n i n g
1
0 010
(dual)
1.4 Arbeitsweise
1.4.1
B l o c k s c h a l t b i l d d e s Z e n t r a l p r o z e s s o r s
Der Wortprozessor führt arithmetische und wortverarbeitende
Operationen aus. Die Verarbeitungsbreite ist
8, 16
oder
24
bit.
01 1
Der Bitprozessor enthält ein Logikwerk, welches binäre Ver-
knüpfungen bis hin zu komfortablen Bit-Prüfbefehlen ausführt. Die
logische Bearbeitung erfolgt in bis zu sieben Klammerebenen.
Das EIA-Register dient der Zwischenspeicherung der Daten beim
EIA-Verkehr.
100
Der Adreßprozessor bildet die Adresse für Speicherzugriffe, z.B.
zum Merkerbereich, Eingangsbereich und beim Operationscode-
101
Fetch.
Die Taktgenerierung erzeugt Steuersignale für die EIA-Steuerung,
Speicherzugriffe sowie die Grundtakte.
Der Interrupt-Controller erkennt Fehler in Hard- und Software
(s. B. NAU, BAU, QVZ).
Der Operationscode-Decoder erzeugt eine Mikroprogrammstart
adresse durch Umcodierung eines MC5-Befehls.
Der Sequenzer übernimmt die für eine mikroprogrammgesteuerte
CPU erforderliche Mikroadreßsteuerung.
Das Pipelineregister entkoppelt die aktuelle Adresse eines Mikro-
schrittes von der Adreßbildung des folgenden Mikroschrittes.
Der Mikroprogrammcpeicher enthält die Steuerinformationen für
alle Hardware-Komponenten des Zentralprozessors (1' 1 4
X
21°
Mikroworte zu je
120
bit.).
Der Systemspeicher enthält die Daten für das Betriebssystem, das
Prozeßabbild für digitale Ein- und Ausgänge, Merker, Zähler, Zeiten
und die System-Software.
Der Zeitprozessor aktualisiert in einem definierten Zeitraster
(0,Ol s; 0,l s;
1
s; 10 s) die betreffenden Zeitzellen und entlastet
damit den Wortprozessor. Der Zugriff des Zeitprozessors auf die
Zeitzellen erfolgt über einen separaten Bus.