Aim TSX-P Series Bedienungsanleitung Seite 46

Réglages à l'allumage
La plupart des réglages de l'instrument sont mis dans une mémoire non volatile et ils restent
inchangés tant que l'alimentation est éteinte. Les valeurs d'état suivantes de l'instrument sont
réglées à l'allumage.
Status Byte Register
∗
Service Request Enable Register
Standard Event Status Register
∗
Standard Event Status Enable Register
Limit Event Status Register
∗
Limit Event Status Enable Register
Execution Error Register
Query Error Register
∗
Parallel Poll Enable Register
∗
Les registres désignés avec un astérisque sont spécifiques à la section GPIB de
l'instrument et leur utilisation est limitée s'ils sont utilisés dans un environnement ARC.
L'état de réserve est réglé et l'instrument reste en mode local, le clavier opérationnel. Un essai
automatique complet est exécuté juste après l'allumage et ceci détermine les valeurs du Failed
Output Register ainsi que l'état du bit FLT du Status Byte Register:
Par suite de la nature non volatile de la mémoire, les réglages à l'allumage sont en fait modifiés
par toute commande, qu'elle soit locale ou à distance, en mesure de changer toute valeur
indiquée ci-dessus. Si le contrôleur a besoin d'un état défini au démarrage, il faut lancer la
commande *RST et elle chargera les réglages répertoriés dans la description de cette
commande.
En cas de détection d'une erreur au démarrage dans la mémoire vive non volatile pour quelle
raison que ce soit, un avertissement est émis et tous les réglages retournent à leur état par
défaut de la même manière que pour une commande *RST.
Signalisation d'état
Cette section décrit le modèle d'état complet de l'instrument. Il faut noter que certains registres
sont spécifiques à la section GPIB de l'instrument et qu'ils sont d'utilisation limitée dans un
environnement ARC.
La DEL ERROR est allumée lorsqu'il y a une erreur. Il sera nécessaire d'interroger les différents
registres d'état et d'erreur décrits ci-dessous pour rechercher la cause exacte de l'erreur.
Registres Standard Event Status et Standard Event Status Enable
Ces deux registres sont exploités selon les impératifs d'IEEE std. 488.2.
Tous les bits réglés dans le Standard Event Status Register qui correspondent aux bits réglés
dans le Standard Event Status Enable Register entraînent le réglage du bit ESB dans le Status
Byte Register.
Le Standard Event Status Register est lu et réinitialisé par la commande ∗ESR?. Le Standard
Event Status Enable Register est réglé par la commande ∗ESE <nrf> et lu par la commande
∗ESE?.
= 0
= 0
=128 (pon bit réglé)
= 0
= 0 (Réglé pour indiquer l'état de nouvelle limite)
= 0
= 0
= 0
= 0
45