Herunterladen Inhalt Inhalt Diese Seite drucken

VIPA CPU 014 Handbuch Seite 48

Inhaltsverzeichnis

Werbung

Hardwarebeschreibung
Technische Daten
Artikelnr.
Integrierte digitale Ausgänge
Analoge Eingänge
Analoge Ausgänge
Analoge Eingänge zentral
Analoge Ausgänge zentral
Integrierte analoge Eingänge
Integrierte analoge Ausgänge
Kommunikationsfunktionen
PG/OP Kommunikation
Globale Datenkommunikation
Anzahl GD-Kreise max.
Größe GD-Pakete, max.
S7-Basis-Kommunikation
S7-Basis-Kommunikation Nutzdaten je Auftrag
S7-Kommunikation
S7-Kommunikation als Server
S7-Kommunikation als Client
S7-Kommunikation Nutzdaten je Auftrag
Anzahl Verbindungen gesamt
Funktionalität Sub-D Schnittstellen
Bezeichnung
Physik
Anschluss
Potenzialgetrennt
MPI
MP²I (MPI/RS232)
DP-Master
DP-Slave
Punkt-zu-Punkt-Kopplung
Bezeichnung
Physik
Anschluss
Potenzialgetrennt
MPI
MP²I (MPI/RS232)
48
014-CEF0R00
-
1024
1024
256
256
-
-
ü
ü
8
22 Byte
ü
76 Byte
ü
ü
-
160 Byte
32
X2
RS485
9polige SubD Buchse
ü
ü
-
-
-
ü
X3
RS485
9polige SubD Buchse
ü
ü
-
HB300 | CPU | 014-CEF0R00 | DE | 16-03
VIPA System SLIO

Werbung

Inhaltsverzeichnis
loading

Inhaltsverzeichnis