Abbildung 301: Mc_Sync_Tim1 Settings; Tabelle 173: Bios Mc_Sync_Tim1 Settings Menü - B&R Power Panel 100 Anwenderhandbuch

MC_SYNC_TIM1 Settings
BIOS Einstellung Bedeutung
CAS Latency Mit der Column Address Strobe Latency
(CAS) wird die Verzögerung zwischen der
Adressierung in einem RAM-Baustein und
der Bereitstellung der an dieser Adresse
gespeicherten Daten bezeichnet. Je hö-
her der folgende Wert, desto größer ist die
Verzögerung
tRC Stellt die minimale Anzahl der SDRAM Zy-
klen zwischen RFSH und RFSH/ACT Be-
fehlen ein.
tRAS Stellt die minimale Anzahl der SDRAM Zy-
klen zwischen ACT and PRE Befehlen
ein.
tRP Stellt die minimale Anzahl der SDRAM Zy-
klen zwischen PRE and ACT Befehlen
ein.
tRCD Konfiguriert die Wartezeit zwischen dem
ACT zum READ/WRITE Befehl. (tRCD)
Stellt die minimale Anzahl der SDRAM Zy-
klen zwischen ACT und READ/WRITE
Befehlen ein.
tRRD Konfiguriert die Zeit zwischen ACT(0) zur
ACT(1) Befehlsperiode.
tDPL Stellt die minimale Anzahl der SDRAM Zy-
klen zwischen der Zeit des letzten
Schreibdatums bis der Speicherbereich
neu geladen ist.
Power Panel 100/200 Anwenderhandbuch V 1.8

Abbildung 301: MC_SYNC_TIM1 Settings

Einstellmöglichkeiten
2; 3; 4; 5; 6 oder 7 Clk
2; 3; 4; 5; 6; 7; 8; 9; 10;
11; 12; 13; 14; 15 oder
2; 3; 4; 5; 6; 7; 8; 9; 10;
11; 12; 13; 14; 15 oder
1; 2; 3; 4; 5; 6 oder 7 Clk
1; 2; 3; 4; 5; 6 oder 7 Clk
1; 2; 3; 4; 5; 6; 7 Clk
Tabelle 173: BIOS MC_SYNC_TIM1 Settings Menü
Software • Power Panel mit BIOS
Wirkung
Einstellung der gewünschten Zykluszeit.
Einstellung der gewünschten Zykluszeit.
16 Clk
Einstellung der gewünschten Zykluszeit.
16 Clk
Einstellung der gewünschten Zykluszeit.
Einstellung der gewünschten Zykluszeit.
0-7
Einstellung der gewünschten Zykluszeit.
465