ABB REL650 Technisches Handbuch Seite 139

1MRK506304-UDE -
REL650
Technisches Handbuch
• Die gemessene Phase-Phase-Spannung in mindestens einer der
Phasenkombinationen liegt für mehr als 20 ms unter dem
Einstellparameter UPP<.
• Mindestens eine der Phasenspannungen liegt für mehr als 20 ms unter
dem Einstellparameter UPN<.
Der zweite Teil, die Leiterbevorzugungs-Logik, verwendet das interne Signal
DetectCrossCountry aus der Spannungs- und Strombewertung zusammen mit dem
Eingangssignal STCND von der Leiterauswahl FDPSPDIS und die Informationen
aus dem Einstellparameter OperMode, um die Bedingung für eine Auslösung zu
bestimmen. Um die Leiterbevorzugungs-Logik freizugeben, müssen mindestens
zwei von drei Phasen fehlerhaft sein. Die Fehlerbestimmung, ob es sich um einen
Phase-Erde-Fehler, einen zweipoligen Fehler oder einen Doppelerdfehler handelt
und welche Phase bei Doppelerdfehler ausgelöst wird, wird in ein binärkodiertes
Signal konvertiert und an die Distanzschutzmesszone gesendet, um die korrekte
Messzone entsprechend der Einstellung von OperMode freizugeben. Dies erfolgt
durch Aktivierung des Ausgangs ZREL, und dieser muss mit dem Eingang STCND
an dem Distanzzonenmesselement verbunden sein.
Die Eingangssignale RELLx sind zusätzliche Fehlerfreigabesignale, die über einen
Binäreingang mit externen Schutzfunktionen verbunden werden können.
Die Ausgangs-Start- und Tripsignale können durch Aktivierung des Eingangs
BLOCK blockiert werden.
Abschnitt 4
Impedanzschutz
133