Inhaltsverzeichnis
Werbung
A
X
3
S
-
1
3
9
4
/
A
X
A
X
3
S
-
1
3
9
4
/
A
X
I
I
E
E
E
E
E
E
1
1
3
3
9
9
4
4
IEEE 1394 ist ein kostengünstiges Digitalinterface, das von "Apple Computer" als Desktop-LAN kreiert und von der Arbeitsgruppe
„IEEE 1394" entwickelt wurde. Das IEEE 1394 kann Daten mit 100, 200 oder 400 MB/Sek. transportieren. Unter anderem
ermöglicht es auch, zwischen digitalen Fernsehgeräten eine Verbindung mit 200 MB/Sek. herzustellen. Serielles Busmanagement
ermöglicht durch die Optimierung des Arbitration-Timings, der garantierten adequaten Stromversorgung jedes Bus-Geräts, der
Zuteilung von synchronen Kanal-Identifikationen und Fehlermeldungen umfassende Kontrolle bei der Konfiguration der seriellen
Busschnittstelle. Es gibt zwei IEEE 1394-Datentransfertypen: Asynchron und synchron. Asynchroner Transport ist das
herkömmliche Computer "Memory-Mapped, Laden und Speichern"-Interface. Datenanforderungen werden an eine bestimmte
Adresse geschickt, worauf ein Bestätigungssignal gesendet wird. Zuzüglich zu einer Struktur, die an Silicon spart, verfügt IEEE
1394 über ein einzigartiges, synchrones Datenkanalinterface. Synchrone Datenkanäle bieten garantierten Datentransport mit einer
im Voraus festgelegten Rate. Dies ist besonders wichtig für zeitkritische Multimediadaten, bei denen rechtzeitiger Datentransport
aufwendiges Puffern unnötig macht.
P
P
a
a
r
r
i
i
t
t
y
y
B
B
i
i
t
t
Der Parity-Modus benutzt 1 Paritätsbit für jedes Byte. Normalerweise ist der Modus geradzahlig. Bei jedem Update der
Speicherdaten wird jedes Paritätsbit auf "1" pro Byte abgepasst. Wenn der Speicher beim nächsten Mal mit einer ungeraden
„1"-Anzahl gelesen wird, tritt ein Paritätsfehler auf, der Einzelbitfehler genannt wird.
P
P
B
B
S
S
R
R
A
A
M
M
(
(
P
P
i
i
p
p
e
e
l
l
i
i
n
n
e
e
Bei Sockel 7-CPUs erfordert ein Burst-Datenlesevorgang vier „Qwords" (Quad-word, 4x16 = 64 Bits). PBSRAM erfordert nur eine
Adressdekodierungszeit und sendet die restlichen QWords gemäß einer vorbestimmten Sequenz automatisch zur CPU.
Normalerweise ist dies 3-1-1-1, insgesamt 6 Takte, was schneller als asynchrones SRAM ist. PBSRAM wird oft in L2 (Level 2)
Caches von Sockel 7 CPUs verwendet. Slot 1 und Sockel 370 CPUs brauchen kein PBSRAM.
3
S
P
-
1
3
9
4
3
S
P
-
1
3
9
4
d
d
B
B
u
u
r
r
s
s
t
t
S
S
R
R
A
A
M
M
)
)
107
O
n
l
i
n
e
-
H
a
n
d
b
u
O
n
l
i
n
e
-
H
a
n
d
b
u
c
h
c
h
Werbung
Inhaltsverzeichnis
