Mitsubishi Electric Melsec System q Bedienungsanleitung Seite 31

Pufferspeicher
Daraus ergibt sich eine gesamte Datenlänge von:
Datentyp
Eingangsdaten
Ausgangsdaten
Ein/Ausgangsdaten
In der folgenden Abblidung ist der Datenaustausch für die oben angegebene Konfiguration
schematisch dargestellt:
Master-Station
Abb. 4-2: Schematische Darstellung des Datenaustauschs
Einstellung des Datenmodus
Indem Sie den Speichermodus einstellen, legen Sie fest, in welcher Reihenfolge der Eingangs-
und Ausgangsbereich des Pufferspeichers belegt wird. Es stehen zwei Speichermodi zur Verfü-
gung:
Aufgeteilte Belegung
Tab. 4-5:
QJ71PB93D
Gesamte Datenlänge
6 Worte
6 Worte
12 Worte
1BF
Datenmodus Gesamte Datenlänge
Die Ausgangs- und Eingangsdaten werden nacheinander im Eingangs- bzw.
Ausgangsbereich des Pufferspeichers abgelegt. Dabei wird die erste Adresse
( 0
Stapelbelegung
(Batch-Modus)
Die Ausgangs- und Eingangsdaten werden nach Datenmodulen geordnet im
Pufferspeicher abgelegt.
(Split-Modus)
Übersicht über die Speichermodi
Tab. 4-4:
Kalkulierte Datenlängen der
Beispielkonfiguration
QJ71PB93D
0
MOV/FROM
H
Modul 1
Modul 2
BF
H
100
H
Modul 0
MOV/FROM
Modul 2
H
bzw. 100 ) als erstes belegt.
H H
0
H
1
H
2
H
3
H
4
H
5
H
6
H
7
H
BF
H
0
H
1
H
2
H
3
H
4
H
5
H
6
H
7
H
BF
H
Beschreibung des Pufferspeichers
CPU-Modul
X20–X5F
Eingang
MOV/TO
Y60–Y9F
Ausgang
XA0–XBF/
YA0–YBF
Eingang/
MOV/TO
Ausgang
100
H
101
H
102
H
103
H
104
H
105
H
106
H
107
H
1BF
H
100
H
101
H
102
H
103
H
104
H
105
H
106
H
107
H
1BF
H
QPB0041C
4 - 3