Shuttle HOT-433P Benutzerhandbuch Seite 48

DRAM Read Wait State
Diese Option bestimmt die Anzahl der Wartezyklen vor
einem Lesezugriff auf das DRAM . Die optimale Einstellung
hängt von der Taktgeschwindigkeit des Systems ab.
Mögliche Einstellungen sind 1, 2 oder 3 W.S.
DRAM Write Wait State
Diese Option bestimmt die Anzahl der Wartezyklen vor
einem Schreibzugriff auf das DRAM . Die optimale
Einstellung hängt von der Taktgeschwindigkeit des Systems
ab. Mögliche Einstellungen sind 0, 1, 2 oder 3 W.S.
PCICLK-to-ISA SYSCLK Divisor
Diese Option bestimmt das Teilungsverhältnis, mit dem der
ISA-Bustakt aus dem PCI-Bustakt abgeleitet wird. Mögliche
Einstellungen sind PCICLKI/2, PCICLKI/3 oder PCICLKI/
4.
Keyboard Clock Divisor
Diese Option bestimmt das Teilungsverhältnis, mit dem der
Tastaturtakt aus dem PCI-Bustakt abgeleitet wird. Mögliche
Einstellungen sind PCICLKI/2, PCICLKI/3, P'CICLKI/4 oder
7.16 MHz.
L2 Cache mode
Dieser Wert legt die Arbeitsweise des externen Caches (L2)
fest. Einstellungen sind Write-Through oder Write-Back.
L1 Cache mode
Dieser Wert legt die Arbeitsweise des internen Caches (L1)
fest. Einstellungen sind Write-Through oder Write-Back.
Main BIOS Cacheable
Einstellung legt fest, ob das System-BIOS im Adreß-Bereich
F000-FFFF vom L2-Cache zwischengespeichert wird. Die
Einstellungen sind Enabled oder Disabled.
Benutzerhandbuch 48