Inhaltsverzeichnis
Werbung
ADwin
15 Zählerblock
Jeder der bis zu 7 Zähler in ADwin-X-A20 ist als Zählerblock aufgebaut. In einem Zäh-
lerblock arbeiten 2 parallele 32 Bit-Zähler, die voneinander unabhängig sind:
– ein Vor-/ Rückwärtszähler für externe Takte mit Takt/Richtung- oder Vierflanken-
auswertung
– ein PWM-Zähler mit internem Takteingang zur Pulsweitenmessung.
Sie konfigurieren die Zähler per Software, die Daten der Zähler werden in Latches zum
Auslesen zur Verfügung gestellt.
Insgesamt kann ADwin-X-A20 mit bis zu 7 Zählern ausgerüstet sein. Die Zählernum-
mern sind folgenden Optionen zugeordnet:
– Zähler 1 (TTL): Option CO1, Seite 18
– Zähler 2...3 (TTL): Option DCT, Seite 24
– Zähler 4...5 (differentiell): Option D / Option DCT, Seite 19
– Zähler 6...7 (Komparator): Option DCT, Seite 24
A/CLK/PWM
PWM_IN_SEL
B/DIR/PWM
CLR_LT_SEL
CLR/LATCH
EVENT
G
100MHz
32-Bit Latch
32 Bit Latch
0
8
32-Bit Latch
32 Bit Latch
1
9
32-Bit Latch
32 Bit Latch
2
10
V/R-Zähler (externer Takteingang)
Bei der Ereignismessung wird das In-/Dekrementieren des Zählers durch externe
Rechtecksignale an den Eingängen A/CLK und B/DIR ausgelöst.
Eine steigende Flanke an CLR/LATCH bewirkt, dass entweder der Zähler auf Null
gesetzt (CLR) oder der Zählerstand ins Latch geschrieben wird (LATCH). Siehe auch
Kapitel 15.2.
Es gibt die Modi:
1. Takt und Richtung: Eine steigende Flanke an A/CLK in- oder dekrementiert
den Zählerstand um eins. Das Signal an B/DIR bestimmt die Zählrichtung (0 =
Dekrementieren; 1 = Inkrementieren).
2. Vierflankenauswertung (A/B): Jede Flanke der (um 90 Grad) versetzten Sig-
nale an A/CLK und an B/DIR löst ein In-/Dekrementieren des Zählers aus. Die
Zählrichtung ergibt sich aus der Reihenfolge der steigenden/fallenden Flanken
dieser Signale. Dieser Modus wird besonders für Inkrementalgeber (Winkel-
Encoder) eingesetzt.
ADwin-X-A20, Handbuch Sep. 2019
FOUR SLOPE EVALUATION
AB_CLKDIR_SEL
DIR
32-Bit PWM-Zähler
CLK
32-Bit Latch
32-Bit Latch
32 Bit Latch
3
7
11
32-Bit Latch
32 Bit Latch
4
12
32-Bit Latch
32 Bit Latch
LATCH_ALL
(from control register)
5
13
Anmerkung: Nur Zähler #1 ist zur Übersichtlichkeit des Schemas gezeigt.
Abb. 17 – Schema des Zählerblocks
SLOPE_SEL
1
CNT_DIR
1
CLEAR
1
LATCH
1
CLR
EN
Bus
Zählerblock
AB_CLKDIR_SEL
PWM_IN_SEL
CLR_LATCH_SEL
PWM_CLEAR
PWM_ENABLE
PWM_SLOPE_SEL
Kontroll-Register
VR_LATCH
VR_CLEAR
VR_DIR
VR_SLOPE_SEL
VR_ENABLE
LATCH_ALL
LATCH_ALL
(to shadowed latches)
EN
CLK
32-Bit V/R-Zähler
DIR
CLR
32-Bit Latch
32 Bit Latch
6
14
39
Werbung
Inhaltsverzeichnis
