Werbung
SCHALTKREISES
M50422P
Anschluß-
Eingabe/
Stift
Funktion
Nr.
bezeichnung
Ausgabe
Worttaktsignal für D/A- Umsetzer-Motorantrieb
1
DWDCKO
3
EMP
Betonungs-CodeausgangssignaI.
4
Diskmotor- ImpulsbreitenmoduIations-AntriebsausgangssignaI
5
PWM2
Diskmotor- Impulsbreitenmodulations-Antriebsausgangssignal
6
TEST
Digitalfilter-Wahleingangssignal.
D/A-Schnittstellen-Steuereingangssignal
7
DASELI
8
DEPAS
DigitalfiIter-SteuereingangssignaI.
D/A-SchnittsteIIen-SteuereingangssignaI
9
DASEL2
10
MSD
Mikrocomputer-Schnittstelie,
11
MCK
Mikrocomputer-Schnittstelle,
12
MLA
Mikrocomputer-Schnittstelle,
Mikrocomputer-Schnittstelle,
13
ACLR
S/S. BCOM = O
HFD
Wiederga besignal• Unterdr ockungssignaleingabe
15
Wiedergabesignaleingabe
16
Schaitkreis- Bezugsstromeingang for Detektor/Phasenregelkreis
IREF
TLC
Begrenzungspegel-Steuerausgangssignal
17
18
LPF
PhasenregeIkreisfiIter-AnschIußkIemme
19
SYCLK
Bildsynchronisationsstatus-Ausgang.
20
VDD2
Schaltkreis
für Detektor/Phasenregelkreis.
22
DRD
Ausgang des tiefen Disk-Rotationsstatus
23
EFFK
EFM-BiIdtaktausgabe.
SCOR
Zusatzcode-SynchrosignaIausgabe.
24
CRC-Prüfergebnisausgang
25
CRCF
26
SCCK
Umschalttakteingabe
27
SCOE2
Freigabeeingabe
für Zusatzcode-Parallelausgang
28
SCOEI
Freigabeeingabe
fur Zusatzcode-Parallelausgang
29
vss2
Masse, gleiches Potential wie bei VSSI
30
SBCW
Zusatzcode
W Kanai-Ausgang
31
SBCV
Zusatzcode
V Kanal-Ausgang
32
SBCU
Zusatzcode
IJ Kanal-Ausgang
33
SBCT
Zusatzcode
T Kanal-Ausgang
34
SBCS
Zusatzcode
S Kanal-Ausgang
35
SBCR
Zusatzcode
R Kanal-Ausgan
36
SBCO
Zusatzcode
O Kanal-Ausgang
37
SBCP
Zusatzcode
P Kanal-Ausgang
Reihenadressen-Abtastsignalausgabe
38
RAS
E/A
Eingabe/Ausgabe externer Speicherdaten 2
40
RDB2
E/A
Eingabe/Ausgabe externer Speicherdaten I
42
RDBI
43
RDB4
Eingabe/Ausgabe externer Speicherdaten 4
CAS
Spaltenadressen-Abtastsignalausgabe
44
Eingabe/Ausgabe externer Speicherdaten 3
45
RDB3
46
WE
Ausgabe des Schreibsicherungssignats
48
RADI
Ausgabe externer Speicheradresse
Ausgabe externer Speicheradresse
49
RAD2
50
RAD3
Ausgabe externer Speicheradresse
51
RAD7
Aus abe externer Speicheradresse
52
RAD4
Ausgabe externer Speicheradresse
53
RAD5
Ausgabe externer Speicheradresse
54
RAD6
Ausgabe externer Speicheradresse
55
RADO
Ausgabe externer Speicheradresse
56
VDDI
Spannungsversorgung
57
EST2
Fehlerstatus
2. C2 unkorrigierbare
58
ESTI
Fehlerstatus
1 . C2 Decodiererfehlererkennung
Taktausgangssi
nal. 8.4672
59
C846
60
C423
Taktausgangssignal.
I /2-FrequenzteiIereingang.
61
C16Ml
gung
1/2-Frequenzteilerausgang
62
C8MO
63
Quarzoszillatorein
a
64
Quarzoszillatorausgan
xo
Masse. gleiches
Potential wie bei VSS2
65
vssl
66
DOFK
OSC-Bildtaktausgabe.
67
DO
D/A-Umsetzer,
Seriendatenausgabe
69
D/A-Umsetzer,
Worttaktsignal.
WDCK
D/A-Umsetzer, linkes, rechtes Taktsignal. APTL bei DASER
70
LRCK
72
DSCK
D/A-Umsetzer
Umschalttaktsi
WF-CD77H/E
CP-CD77
Vorherrschende
Betonung
= I
I .
2.
Normaie Wiedergabe
O
Digitalfilter-
Bus = I
Seriendateneingabe
Umschalttakteingabe
Datensignalspeicher-Takteingabe
Widerstandlöscheingabe
Löschen—
o.
SS- Timernuilstellung
Synchronisationsstatus
= 1
Spannun
sversorgung
for Analogteil
5 V
Netzleistung
50
SO + SI
for Zusatzcode
Q. CRCOK = 1
für serielle
Zusatzcodeausgabe
P-S Kanal O: Hohe Impedanz
T-W Kanaf O: Hohe Impedanz
I
2
3
7
4
5
6
O
5 V
Decodiererdatenerkennung
— 1
I
MHz
4,2336
MHz
Eingebauter Rockkopplungswiderstand
für
. Externes Takteingangssignal
moglich
Eingebauter
Rockkopplungswiderstand
7,35 kHz Netzleistung
= 50 %
APTL bei DASEL= 1
nal
-55-
WF-CD77H/E
CP-CD77
M50422P
Entrée/
N' de
Borne
broche
Sortie
DWDCKO
s
3
EMP
4
PWMI
s
5
PWM2
s
6
TEST
7
DASELI
8
DEPAS
9
DASEL
2
10
MSD
11
MCK
MLA
12
=
1 MUTE.
ACLR
13
14
15
16
IREF
17
TLC
18
LPF
19
SYCLK
s
20
VDD2
22
DRD
s
23
24
SCOR
s
25
CRCF
s
26
SCCK
27
SCOE2
28
SCOEI
29
vss2
30
SBCW
s
31
SBCV
s
32
SBCU
s
SBCT
s
33
SBCS
s
35
SBCR
s
36
SBCQ
s
37
SBCP
s
38
RAS
s
40
RDB2
42
RDBI
43
RDB4
CAS
s
44
45
RDB3
46
WE
S
48
RADI
s
49
RAD2
50
RAD3
s
51
RAD7
s
52
RAD4
s
53
RAD5
s
54
RAD6
55
RADO
s
56
VDDI
EST2
s
57
58
ESTI
s
59
C846
s
60
C423
61
C16Ml
62
C8MO
s
63
64
xo
s
65
vssl
66
DOFK
s
67
DO
s
69
WDCK
LACK
s
70
72
DSCK
s
TABLE
DE
FONCTIONS
DE Cl
Fonction
Horloge de mot pour l'entrainement du moteur du convertisseur N/A
Sortie du code d'amplification,
amplification
= I
Sortie 1 de l'entrainement
PWM du moteur de disque
Sortie 2 de lientrainement
PWM du moteur de disque
Entrée pour le choix de mode d'essai, lecture normale = O
Entrée de commande
de I'interface
N/A
Entrée de commande
du filtre numérique
Bus (Fit.
Entrée de commande
de l'interface
N/A
Entrée
de donnees
en Série
de
l'interface
du micro-ordinateur
Entrée d'horioge
de décalage
de l'interface
du micro- ordinateur
Entrée d'horloge
pour Ie verrouiltage
de donnees de Minterface du micro-ordinateur
Entrée d'effacement
de resistance
de I'interface
du micro-ordinateur
de la minuterie
ss=l
MUTE. S/S. BCOM—O
Entrée de signal de chute pour le signal de lecture
Entrée de signal de lecture
Entrée du courant de repére du circuit PLL/détection
Sortie
de commande
du niveau
de tranche
Borne pour
Ie filtre
å boucle
PLL
Sortie de retat de s nchronisation
de c cle, synchronisation—I
Alimentation (5 V) destinée å la partie analogique du circuit PLL/détection
Sortie de l'état ralenti du disque
Sortie d'horloge
de cycle EFM, service = 500/0
Sortie du signal de synchronisation
de sous-codes
SO + SI
Sortie
du resultat
de verification
CRC
du sous-code
Q CRCOK--
Entrée d'horloge
de décalage pour Ia sortie en Série de sous-codes
Entrée de validation
de canaux P-S pour la sortie paralléle de sous-codes,
Entree de validation
de canaux T -W pour Ia sortie paraliéle de sous-codes,
Méme potentiel
que VSSI de terre
Sortie
de canai
W de sous-codes
Sortie
de canal
V de sous-codes
Sortie
de canal
U de sous-codes
Sortie
de canal
T de sous-codes
Sortie
de canal
S de sous-codes
Sortie
de canal
R de sous- codes
Sortie
de canal
Q de sous-codes
Sortie
de canal
P de sous-codes
Sortie du signal de repére pour I'adressage
(rangée).
Entrée/sortie 2 de données de la memoire externe
Entrée/sortie
I de données de Ia memoire
externe
Entree/sortie
4 de donnees de Ia memoire
externe
Sortie du signal de repére pour l'adressage (colonne)
Entrée/sortie
3 de données de la memoire
externe
Sortie du signal de validation
d'écriture
Sortie
I de l' adresse
de
la memoire
externe
Sortie
2 de t'adresse
de
Ia memoire
externe
Sortie
3 de l'adresse
de
la memoire
externe
Sortie
7 de
l'adresse
de
la memoire
externe
Sortie
4 de l'adresse
de
la memoire
externe
Sortie
5 de l'adresse
de
la mémoire
externe
Sortie
6 de l'adresse
de
Ia memoire
externe
Sortie
O de
I'adresse
de
Ia memoire
externe
Alimentation
(5 V)
tat d'erreur 2. Détection de données d'incorrigibilité
du décodeur C2=I
État d'erreur
1 . Détection
d'erreurs
du décodeur
I
Sortie d'horloge.
8.4672
MHz
Sortie d'hori
e, 4,2336
MHz
Démultiplicateur de fréquence (1/2), équipé de la resistance de retroaction pour générer Ia tension de
polarisation (1/2 VDD).
Sortie du démultiplicateur
de fréquence
(1 / 2)
Entrée de l'oscillateur
quartz. entrée possible de I'horloge externe. Equipé de la résistance de
retroaction.
Sortie du l'oscillateur
quartz
Mérne potentiel que VSS2 (TERRE)
Sortie d'horlo
e de c cle OSC. Service
7.35 kHz
50%
Sortie de données en Série du convertisseur
N/A
Horloge de mot du convertisseur N/A. APTL Iorsque DASEI- est de 1.
Horrogegauche/ droite du convertisseurN/A. APTL lorsque DASER est de 1.
Horlo
e de décala
e du convertisseur
N/A.
-56
I
Effacement—O.
Remise å zero
1
impédance
élevée
impedance
élevee
Werbung
