Werbung
WF-CD77H/E
CP-CD77
WF-CD77H/E
CP-CD77
SCHALTKREISES
M50422P
Stitt
AnschiuB-
Eingabe/
:
Nr.
bezeichnung
Ausgabe
Funktion
1
DWDCKO
E
Worttaktsignal fir D/A-Umsetzer-Motorantrieb
3
EMP
A
Betonungs-Codeausgangssignal. Vorherrschende Betonung
= 1
4
PWM1
A
Diskmotor- Impulsbreitenmodulations-Antriebsausgangssignal 1.
5
PWM2
A
Diskmotor-Impulsbreitenmodulations-Antriebsausgangssignal 2. +
6
TEST
E
Digitalfilter-
Wahleingangssignal. Normale Wiedergabe
= 0
7
DASEL1
E
D/A-Schnittstellen- Steuereingangssignal
8
DEPAS
E
Digitalfilter-Steuereingangssignal. Digitalfilter-Bus = 1
9
| DASEL2
E
D/A-Schnittstellen- Steuereingangssignal
10
MSD
E
Mikrocomputer-Schnittstelle, Seriendateneingabe
11
MCK
E
Mikrocomputer-Schnittstelle, Umschalttakteingabe
12
| MLA
E
Mikrocomputer-Schnittstelle,
Datensignalspeicher- Takteingabe
13
ACLR
E
Mikrocomputer-Schnittstelle, Widerstandléscheingabe Loschen=0. SS-Timernuilstellung
=
1 MUTE.
S/S. BCOM = 0
14
| HFD
E
Wiedergabesignal-Unterdrickungssignaleingabe
15
HF
E
Wiedergabesignaleingabe
,
16
IREF
E
Schaltkreis- Bezugsstromeingang
fur Detektor/Phasenregelkreis
17
TLC
A
Begrenzungspegel-Steuerausgangssignal
18
LPF
E/A
Phasenregelkreisfilter-
Anschlu@klemme
19
SYCLK
| A
Bildsynchronisationsstatus-
Ausgang. Synchronisationsstatus
= 1
20
VDD2
E
Schaltkreis fur Detektor/Phasenregelkreis, Spannungsversorgung fur Analogteil 5 V
22
DRD
A
Ausgang des tiefen Disk-Rotationsstatus
23
EFFK
A
EFM-Bildtaktausgabe. Netzleistung = 50 %
24
SCOR
A
Zusatzcode-Synchrosignalausgabe. SO + S1
25
| CRCF
A
CRC-Prifergebnisausgang fiir Zusatzcode O. CRCOK = 1
26
SCCK
E
Umschalttakteingabe fiir serielle Zusatzcodeausgabe
27
SCOE2
E
Freigabeeingabe fir Zusatzcode-Parallelausgang P-S Kanal 0: Hohe Impedanz
28
SCOE1
[E
_—_—s|
Freigabeeingabe fir Zusatzcode-Parallelausgang T-W Kanal 0: Hohe Impedanz
29
VSS2
E
Masse, gleiches Potential wie bei VSS1
30
SBCW
A
Zusatzcode W Kanal-Ausgang
32
SBCU
A
Zusatzcode U Kanal-Ausgang
33
SBCT
A
Zusatzcode T Kanal-Ausgang
A
34
SBCS
Zusatzcode S Kanal- Ausgang
35
SBCR
Zusatzcode R Kanal-Ausgang
>
36
SBCO
A
Zusatzcode O Kanal-Ausgang
37)
SBCP
A
Zusatzcode P Kanal-Ausgang
Hes
_
_
am
38
RAS
A
Reihenadressen- Abtastsignalausgabe
40
RDB2
E/A
Eingabe/Ausgabe externer Speicherdaten 2
42
RDB1
E/A
Eingabe/Ausgabe externer Speicherdaten 1
43
RDB4
LE/A
Eingabe/Ausgabe externer Speicherdaten 4
44
CAS
A
Spaltenadressen- Abtastsignalausgabe
45
RDB3
E/A
Eingabe/Ausgabe externer Speicherdaten 3
46
WE
A
Ausgabe des Schreibsicherungssignals
RAD1
A
Ausgabe externer Speicheradresse 1
RAD2
A
Ausgabe externer Speicheradresse 2
_| RAD3
A
Ausgabe externer Speicheradresse 3
RAD7
A
Ausgabe externer Speicheradresse 7
RAD4
Ausgabe externer Speicheradresse 4
53
RAD5
Ausgabe externer Speicheradresse 5
54
RAD6
Ausgabe externer Speicheradresse 6
55
RADO
Ausgabe externer Speicheradresse 0
VDD1
Spannungsversorgung 5 V
Fehlerstatus 2. C2 unkorrigierbare Decodiererdatenerkennung
= 1
Fehlerstatus 1. C2 Decodiererfehlererkennung
= 1
Taktausgangssigna!. 8,4672 MHz
Taktausgangssignal. 4,2336 MHz
1/2-Frequenzteilereingang.
Eingebauter Rickkopplungswiderstand fiir 1/2-VDD-Vorspannungserzeu-
gung
1/2-Frequenzteilerausgang
Quarzoszillatoreingang. Externes Takteingangssignal méglich Eingebauter Ruckkopplungswiderstand
Quarzoszillatorausgang
Masse, gleiches Potential wie bei VSS2
OSC-Bildtaktausgabe. 7,35 kHz Netzleistung = 50 %
D/A-Umsetzer, Seriendatenausgabe
D/A-Umsetzer, Worttaktsignal. APTL bei DASEL = 1
D/A-Umsetzer, linkes, rechtes Taktsignal. APTL bei DASER=1
ae P(P>P|M>|M/
P| M [HPS
S| >|M/
>| P| >| }>
D/A-Umsetzer, Umschalttaktsignal
©)
TABLE DE FONCTIONS
DE Cl
M50422P
| ve
Borne
btn
Fonction
1
DWDCKO
Horloge de mot pour |'entrainement du moteur du convertisseur N/A
3
| EMP
S
Sortie du code d'amplification, amplification = 1
4
{| PWM1
| S
Sortie 1 de l'entrainement PWM
du moteur de disque
5
PWM2
Ss
Sortie 2 de |'entrainement PWM du moteur de disque
6
TEST
E
Entrée pour le choix de mode d'essai, lecture normale =0
7
{ DASEL1
E
Entrée de commande de |'interface N/A
8
DEPAS
E
Entrée de commande du filtre numérique Bus (Fil. numérique) = 1
9
DASEL 2
E
Entrée de commande de I'interface N/A
10
MSD
E
Entrée de données en série de |'interface du micro-ordinateur
11
MCK
E
Entrée d'horloge de décalage de J'interface du micro- ordinateur
12
__| MLA
E
Entrée d'horloge pour je verrouillage de données de |'interface du micro-ordinateur
13
ACLR
E
Entrée d'effacement de résistance de l'interface du micro-ordinateur
Effacement=0,
Remise a zéro
| de la minuterie SS=1 MUTE. S/S. BCOM=0
14
HFD
1 E
Entrée de signal de chute pour fe signal de lecture
15
HF
E
Entrée de signal de lecture
16
IREF
E
Entrée du courant de repére du circuit PLL/détection
17
TLC
S
Sortie de commande du niveau de tranche
18
LPF
E/S
TBome pour le filtre a boucle PLL
19
1 SYCLK
| S
Sortie de l'état de synchronisation de cycle, synchronisation = 1
20
VDD2
E
Alimentation (5 V) destinée a la partie analogique du circuit PLL/détection
22
DRD
S
Sortie de |'état ralenti du disque
23
EFFK
S
Sortie d'horloge de cycle EFM, service =50%
24
[SCOR
S
Sortie du signal de synchronisation de sous-codes SO + $1
25
CRCF
Ss
Sortie du résultat de vérification CRC du sous-code OQ CRCOK=1
26
SCCK
E
Entrée d'horloge de décalage pour la sortie en série de sous-codes
27
SCOE2
E
Entrée de validation de canaux P-S pour la sortie paralléle de sous-codes, O= impédance élevée
28
SCOE1
E
Entrée de validation de canaux T-W pour la sortie paralléle de sous-codes, O= impédance élevée
29
VSS2
E
Méme potentiel que VSS1
de terre
30
SBCW
S
Sortie de canal W de sous-codes
31
SBCV
Ss
Sortie de canal V de sous-codes
32
SBCU
Ss
Sortie de canal U de sous-codes
Sortie de canal T de sous-codes
Ss
Sortie de canal S de sous-codes
35
SBCR
S
Sortie de canal R de sous-codes
Sortie de canal Q de sous-codes
37
SBCP
S
Sortie de canal P de sous-codes
38
RAS
S
Sortie du signal de repére pour l'adressage (rangée).
40
RDB2
E/S
Entrée/sortie 2 de données de la mémoire externe
42
RDB1
E/S
Entrée/sortie 1 de données de la mémoire externe
43
RDB4
E/S
Entrée/sortie 4 de données de la mémoire externe
44
CAS
S
Sortie du signal de repére pour l'adressage (colonne)
[45
RDB3
E/S
Entrée/sortie 3 de données de la mémoire externe
| 46
WE
Sortie du signal de validation d'écriture
I
RAD1
Sortie 1 de l'adresse de la mémoire externe
RAD2
Sortie 2 de l'adresse de la mémoire externe
RAD3
Sortie 3 de l'adresse de la mémoire externe
51
RAD7
Sortie 7 de l'adresse de la mémoire externe
Sortie 4 de l'adresse de la mémoire externe
Sortie 5 de l'adresse de la mémoire externe
Sortie 6 de l'adresse de la mémoire externe
Z|
Sortie 0 de l'adresse de la mémoire externe
Alimentation (5 V)
Etat d'erreur 2. Détection de données d'incorrigibiliteé du décodeur
C2 =1
Etat d'erreur 1. Détection d'erreurs du décodeur C2=1
Sortie d'horloge, 8,4672 MHz
Sortie d'horioge, 4,2336 MHz
Démultiplicateur de fréquence (1/2), équipé de la résistance de rétroaction pour générer Ja tension de
polarisation (1/2 VDD).
Sortie du démultiplicateur de fréquence (1/2)
Entrée de l'oscillateur a quartz,
entrée
possible de l'horloge externe.
Equipé
de la résistance
de
rétroaction.
Sortie du /'oscillateur a quartz
Méme potentiel que VSS2 (TERRE)
Sortie d'horloge de cycle OSC. Service a 7,35 kHz = 50%
Sortie de données en série du convertisseur N/A
Horloge de mot du convertisseur N/A. APTL lorsque DASEL est de 1.
Horloge gauche/ droite du convertisseur N/A. APTL lorsque DASER est de 1.
ANIDNOAIM
MIM
AMA)
M [MN],
M [NINN
MIM
AA
ANNA
Ninn
Horloge de décalage du convertisseur N/A.
Werbung
