Herunterladen Inhalt Inhalt Diese Seite drucken

Ieee 1394; Parity Bit; Pbsram (Pipelined Burst Sram) - AOpen AK75 Pro Online-Handbuch

Inhaltsverzeichnis

Werbung

A
K
7
5
P
r
o
A
K
7
5
P
r
o
I
E
E
E
1
3
9
4
I
E
E
E
1
3
9
4
IEEE 1394 ist ein kostengünstiges Digitalinterface, das von "Apple Computer" als Desktop-LAN kreiert und von der Arbeitsgruppe „IEEE
1394" entwickelt wurde. Das IEEE 1394 kann Daten mit 100, 200 oder 400 MB/Sek. transportieren. Unter anderem ist es auch möglich,
zwischen digitalen Fernsehgeräten eine Verbindung mit 200 MB/Sek. herzustellen. Serielles Busmanagement ermöglicht durch die
Optimierung des Arbitration-Timings, der garantierten adäquaten Stromversorgung jedes Bus-Geräts, der Zuteilung von synchronen
Kanal-Identifikationen und Fehlermeldungen umfassende Kontrolle bei der Konfiguration der seriellen Busschnittstelle. Es gibt zwei IEEE
1394-Datentransfe
rtypen: Asynchron und synchron. Das herkömmliche Computer "Memory-Mapped-, Laden- und Speichern"-Interface
steht für asynchr
onen Transport. Es schickt Datenanforderungen an eine bestimmte Adresse, worauf ein Bestätigungssignal gesendet wird.
Zuzüglich zu einer Struktur, die an Silicon spart, verfügt IEEE 1394 über ein einzigartiges, synchrones Datenkanalinterface. Synchrone
Datenkanäle bieten garantierten Datentransport mit einer im Voraus festgelegten Rate. Dies ist besonders wichtig für zeitkritische
Multimediadaten, bei denen rechtzeitiger Datentransport aufwendiges Puffern unnötig macht.

Parity Bit

Parity Bit
Der Parity-Modus benutzt 1 Paritätsbit für jed
jedes Paritätsbit auf "1" pro Byte abgepasst.
Paritätsfehler auf, der Einzelbitfehler genannt
P
B
S
R
A
M
(
P
i
p
e
l
i
n
e
d
P
B
S
R
A
M
(
P
i
p
e
l
i
n
e
d
Bei Sockel
7 CPUs erfordert ein Burst-Datenlesevorgang vier „Qwords" (Quad-word, 4x16 = 64 Bits). PBSRAM erfordert nur eine
-
Adressdekodierungszeit und sendet die restlichen Qwords gemäß einer vorbestimmten Sequenz automatisch zur CPU. Normalerweise ist
d
iese Sequenz 3-1-1-1, die also insgesamt aus 6 Takten besteht und schneller als asynchrones SRAM ist. PBSRAM wird oft in L2 (Level 2)
Caches von Sockel 7 CPUs verwendet. Slot 1- und Sockel 370-CPUs brauchen kein PBSRAM.
es Byte. Normalerweise ist der Modus geradzahlig. Bei jedem Update der Speicherdaten wird
Wenn der Speicher beim nächsten Mal mit einer ungeraden „1"-Anzahl gelesen wird, tritt ein
wird.
B
u
r
s
t
S
R
A
M
)
B
u
r
s
t
S
R
A
M
)
94
O
n
l
i
n
e
-
H
a
n
d
b
u
c
O
n
l
i
n
e
-
H
a
n
d
b
u
c
h
h

Werbung

Inhaltsverzeichnis
loading

Inhaltsverzeichnis