Inhaltsverzeichnis
Werbung
A
K
7
7
P
l
u
s
/
A
K
A
K
7
7
P
l
u
s
/
A
K
I
I
E
E
E
E
E
E
1
1
3
3
9
9
4
4
IEEE 1394 ist ein kostengünstiges Digitalinterface, das von "Apple Computer" als Desktop-LAN kreiert und von der Arbeitsgruppe
„IEEE 1394" entwickelt wurde. Das IEEE 1394 kann Daten mit
auch möglich, zwischen digitalen Fernsehgeräten eine Verbindung mit 200 MB/Sek. herzustellen. Serielles Busmanagement
ermöglicht durch die Optimierung des Arbitration-Timings, der garantierten adequaten Stromversorgung jedes Bus-Geräts, der
Zuteilung von synchronen Kanal-Identifikationen und Fehlermeldungen umfassende Kontrolle bei der Konfiguration der seriellen
Busschnittstelle. Es gibt zwei IEEE 1394-Datentransfertypen: Asynchron und synchron. Asynchroner Transport ist das
herkömmliche Computer "Memory-Mapped-, Laden- und Speichern"-Interface. Datenanforderungen werden an eine bestimmte
Adresse geschickt, worauf ein Bestätigungssignal gesendet wird. Zuzüglich zu einer Struktur, die an Silicon spart, verfügt IEEE
1394 über ein einzigartiges, synchrones Datenkanalinterface. Synchrone Datenkanäle bieten garantierten Datentransport mit einer
im Voraus festgelegten Rate. Dies ist besonders wichtig für zeitkritische Multimediadaten, bei denen rechtzeitiger Datentransport
aufwendiges Puffern unnötig macht.
P
a
r
i
t
y
B
i
t
P
a
r
i
t
y
B
i
t
Der Parity-Modus benutzt 1 Paritätsbit für jedes Byte. Normalerweise ist der Modus geradz
Speicherdaten wird jedes Paritätsbit auf "1" pro Byte abgepaßt. Wenn der Speicher beim näch
„1"-Anzahl gelesen wird, tritt ein Paritätsfehler auf, der Einzelbitfehler genannt wird.
P
B
S
R
A
M
(
P
i
p
e
l
i
n
e
P
B
S
R
A
M
(
P
i
p
e
l
i
n
e
Bei Sockel 7-CPUs erfordert ein Burst-Datenlesevorgang vier „Qwords" (Quad-word, 4x16 = 64 Bi
Adressdekodierungszeit und sendet die restlichen QWords gemäß einer vorbestimmten Sequenz
Normalerweise ist diese Sequenz 3-1-1-1, die also insgesamt aus 6 Takten besteht und schnel
PBSRAM wird oft in L2 (Level 2) Caches von Sockel 7 CPUs verwendet. Slot 1- und Sockel 370-CPUs brau
7
7
P
r
o
7
7
P
r
o
d
B
u
r
s
t
S
R
A
M
)
d
B
u
r
s
t
S
R
A
M
)
100, 200 oder 400 MB/Sek. transportieren. Unter anderem ist es
98
O
n
l
i
n
e
-
H
a
n
d
b
u
c
O
n
l
i
n
e
-
H
a
n
d
b
u
c
ahlig. Bei jedem Update der
sten Mal mit einer ungeraden
ts). PBSRAM erfordert nur eine
automatisch zur CPU.
ler als asynchrones SRAM ist.
chen kein PBSRAM.
h
h
Werbung
Inhaltsverzeichnis
