Inhaltsverzeichnis
Werbung
GDV 100 D/002
- Entschlüsseln (Transportpaket und paketisierte Elementarströme
im DVB-Modus, Transportpaket im DSS-Modus ; Entschlüsselung
von bis zu 32 Strömen),
- PID- und Sektorfilterung,
- Taktrückgewinnung,
- DMA
Im DVB-DSS-Modus werden die Informationspakete mit schneller
Geschwindigkeit über die digitale Schnittstelle zur Aufzeichnung oder
Wiedergabe zwischen Set Top Box und extern angeschlossenen
Geräten ausgetauscht. Ein externer IEEE1394-Anschluß ist ohne
weiteres möglich.
9. Integrierte periphere Schaltungen
- zwei UART-Schnittstellen zu Fernbedienempfängern, dem DVD-
Frontend, Modem ...,
- ein I
C-Controller bildet die Schnittstelle zu seriellen Speichern,
2
Fernbedienempfängern, Microcontroller ...,
- 2 SmartCard-Schnittstellen (ISO7816-3) für bedingten DVB-DSS-
Zugriff, „pay per view" ...,
- PWM/Timer-Modul zur Steuerung des Systemtakts,
- 34 programmierbare I/O-Pins,
- OS Link-Schnittstelle,
- JTAG mit Grenztest zur Fehlerbeseitigung.
• Funktionsbausteine
1. Prozessor (CPU)
Der Prozessor (Central Processing Unit, CPU) auf dem STi5505 ist der
ST20-C2 32-Bit-Prozessorkern. Er besteht aus einer Befehlsverar-
beitungslogik, Befehls- und Datenzeiger und einem Operandenregister.
Er hat direkten Zugriff zum schnellen SRAM-Speicher auf dem Chip,
in dem Daten und Programme abgelegt werden können und verwen-
det die Pufferspeicher zur Verkürzung der Zugriffzeit auf den Pro-
gramm- und Datenspeicher außerhalb des Chip.
Der Prozessor kann entweder über die Universal-EMI (External Memory
Interface = EMI) oder über die SDRAM-EMI, die auch der MPEG
Decoder benützt, Zugriff nehmen.
2. Speicher-Subsystem
Das SRAM-Speichersystem bietet 160 Mbyte/s interne Datenbandbreite
bei einem internen Speicherzugriff von 2 Zyklen mit einer Zykluszeit
von 25ns. Das Speichersystem besteht aus einem 2KByte-SRAM,
2KByte-Befehlspufferspeicher, einem 2KByte-Datenpufferspeicher,
die auf einen SRAM umprogrammiert werden können und einer
externen Speicherschnittstelle (EMI).
Der STi5505 ist mit einem 2 KByte SRAM ausgestattet. Der Vorteil
dieses Speichers ist die Möglichkeit, zeitkritische Codes auf Chip zu
speichern, z.B. Interrupt-Routinen, Softwarekernfunktionen oder Trei-
ber und sogar oft verwendete Daten, ohne daß diese aus den Puffer-
speichern ausgelesen werden.
Die Befehls- und Datenpufferspeicher werden direkt eingeteilt mit
einem Rückschreibsystem für den Datenpufferspeicher und greifen
durch Burstsignale zum Neuladen und Rückschreiben auf die exter-
nen Speicher zu, deren Aufgabe es ist, die Leistungsfähigkeit mit
Seiten-und SDRAM-Speichern zu steigern.
Der STi5505 EMI steuert den Zugriff auf den externen Speicher und die
Außenbeschaltungen, während die SDRAM EMI-Schnittstelle den
Zugriff auf den SDRAM-Pufferspeicher für die MPEG Decoder, den
ST20 und die DMA-Außenbeschaltungen ermöglicht.
Der STi5505 EMI hat in jedem der vier Universalspeicher Zugriff auf 16
MByte (oder mehr bei Verwendung eines DRAM) Adresskapazität und
arbeitet mit Übertragungsraten von bis zu 80 MBytes/s. Außenbe-
schaltungen mit asynchroner Datenbestätigung werden wie ein exter-
ner Power PC unterstützt, der den Bus gemeinsam mit dem STi5505
nutzt und Zugriff auf den SDRAM-Pufferspeicher nimmt.
Mit dem SDRAM EMI können Speicherbandbreiten bis zu 200 MByte/s
realisiert werden.
Die interne Speicherverbindung ermöglicht die Pufferung und Schieds-
untersuchung von Speicherzugriffsanforderungen, um den sehr ho-
hen Durchsatz von Speicherzugriffen aufrecht zu erhalten.
3. Systemtestbaustein
bestehend aus :
- PLL-Schaltkreis- für 27MHz-Eingangssignal. Erzeugt alle für den
Prozessor und die OS-Link notwendigen internen hochfrequenten
Taktsignale.
- Testzugriffsport- JTAG-kompatibel
- Diagnose-Controller mit Zugriff über den JTAG-Port. Seine Aufga-
ben sind:
- Bootstrapping in der Entwicklung
- Kontrolle der Hardware auf Unterbrechungen
- Realzeitanalyse
- Externe LSA-Steuerung
GRUNDIG Service
4. Serielle Kommunikation
Durch die beiden UART-Schnittstellen (ASC) lassen sich System,
Frontend und andere Außenbeschaltungen einfach verbinden. Die
UARTs sind asynchrone, serielle Schnittstellen.
Die UART-Schnittstelle kann für einen Baudbereich und Datenformate
programmiert werden, wie z.B. Datengröße, Stopbits und Paritätsbit.
Es sind zwei synchrone serielle Kommunikationsschnittstellen (SSC =
Synchronous Serial Communications) vorhanden, die für eine Fernbe-
dienung, z.B. über einen I
C- oder SPI-Bus verwendet werden können.
2
5. Interrupt Subsystem
Das Interrupt-Subsystem des STi5505 arbeitet mit acht vorrangigen
Interruptebenen. Es sind zwei externe Interruptpins vorhanden. Die
Zuweisungslogik für die Ebenen ermöglicht es, beliebige interne oder
externe Interrupts zuzuordnen oder notwendigenfalls einer beliebigen
gemeinsamen Ebene zuzuweisen.
6. Frontend-Schnittstelle & DVD-Entschlüsselung
Das Frontend übernimmt Sektoren bei DVD-, einen MPEG-1-System-
datenstrom bei VCD- und PCM-Daten im Falle von CD-DA-Anwen-
dungen über eine I
S-Schnittstelle. Bei Verwendung von VCD- und
2
CD-DA-Disks wird die Subcode-Information über eine einfache asyn-
chrone serielle Schnittstelle ähnlich der UART eingespeist.
Der Bitstrom und Subcode-Datenstrom durchläuft einen „Sektor-
prozessor"-Block, der bei DVD die Sektoren filtert und bei VCD- und
CD-DA-Anwendungen mit Hilfe des Subcode-Datenstroms sektorisiert.
Der Block verarbeitet auch Übergeschwindigkeiten für alle Systeme.
Die Übernahme der CD-DA-Sektoren basiert auf einem Schwungrad-
Timer zur Verdeckung von Fehlern im Subcode-Strom. In der DVD-
Betriebsart werden die Header zunächst von den Sektoren entfernt.
Anschließend durchlaufen sie eine DVD-konforme Entschlüsselungs-
stufe und werden dann in einem der Systemspeicher mit Hilfe eines
programmierbaren DMA abgelegt. Ist ein Subcode-Datenstrom vor-
handen, wird dieser blockweise gepuffert und kann gegebenenfalls
später vom Prozessor verarbeitet werden.
7. Impulsbreitenmodulator (PWM) und Zähler
In dieser Einheit sind drei separate PWM-Generatoren mit einem
gemeinsamen Zähler und drei Timer-Vergleichs- und Übernahme-
kanäle, die sich einen zweiten Zähler teilen, untergebracht.
Die Zähler können entweder von einem vorskalierten internen Takt-
geber oder von einem vorskalierten externen Taktgeber über den
Übernahmetakteingang gesteuert werden und auch der Zeitpunkt, an
dem der Timerwert übernommen wird, ist programmierbar.
Die 8Bit-PWM-Zähler haben 8Bit-Register zur Einstellung der High-
Zeit am Ausgang. Der Übernahme-/Vergleichszähler und die Ver-
gleichs- und Übernahmeregister haben 32Bit-Format.
8. Paralleles programmierbares IO-Modul
Es stehen 40 Bits parallele Ein-/Ausgänge zur Verfügung. Davon sind
34 mit wirklichen PIO-Pins verbunden. Jedes Bit kann als Ausgang
oder Eingang programmiert werden. Der Ausgang kann als Totempole
oder Open-Drain-Treiber konfiguriert sein. Die Eingangsvergleichs-
logik kann bei jeder Änderung an jedem beliebigen Eingangsbit einen
Interrupt erzeugen.
Viele Pins des STi5505 haben mehrere Funktionen. Sie können
entweder als PIO oder als Anschluß für ein internes peripheres Signal
konfiguriert werden.
9. MPEG Video Decoder
Der Video Decoder ist ein Echtzeit-Video-Komprimierungsprozessor
gemäß den Normen MPEG-1 und MPEG-2 mit Bildgrößen bis zu einer
Auflösung von 720 x 480 x 60 Hz und 720 x 576 x 50 Hz. Die
Umsetzung des darzustellenden Bildformats erfolgt durch vertikale
und horizontale Filter. Mit Hilfe der OSD-Funktion können vom Benut-
zer definierte Bitkarten dem Bild überlagert werden.
10. PAL/NTSC Encoder
Nach dem Multiplexen wird der YUV-Datenstrom im 4:2:2-Format in
dem im STi5505 integrierten Digitalencoder in ein analoges PAL/
NTSC-Basisbandsignal und in analoge RGB-Komponenten konver-
tiert. Die Codierung von Closed-caption-, CGMS- oder Videotext-
informationen und ein Kopierschutz entsprechend dem Verfahren
Macrovision TM 7.01/6.1 ist mit diesem Encoder ebenfalls möglich.
11. MPEG-2 Audio / Dolby AC-3 Decoder
Der Audio Decoder ist ein Dolby AC-3 Decoder, der sowohl 5.1- als
auch 2-Kanal-DVD-Datenströme decodieren kann. Der Decoder be-
herrscht auch MPEG-1 (Layer 1 & 2) und MPEG-2 Layer 2 (6 Kanäle).
Heruntermischen auf 2 Kanäle ist für die Normen Dolby und MPEG mit
optionaler Prologic-Codierung möglich.
Der Decoder übernimmt direkt Dateneingangsströme im Format MPEG-
2 PES. Der Decoder kann auch gemäß der Norm EC6958-IEC61937
formatierte Audio-Ausgangsströme für AC-3 und MPEG verarbeiten,
sowie lineare PCM-Signale (links & rechts,16, 18, 20 & 24 Bits),
Nullausgangsignal (Mute-Modus) und PCM-Audiosignale.
Beschreibung
2 - 5
Werbung
Inhaltsverzeichnis
