Inhaltsverzeichnis
Werbung
5. Anhang
5.1 POST Code Definition
5.1.1 AWARD POST Code Definition
Post
(hexadezimal)
CF
Test CMOS R/W-Funktionfähigkeit.
Frühe Initialisierung des Chipsatzes:
C0
Arbeitsspeicher erkennen
C1
C3
Kopiert den komprimierten BIOS-Code zum DRAM
Veranlässt den Chipsatz-Hook den BIOS zurück zu E000 & F000-Shadow-RAM zu
C5
kopieren.
01
Kopiert den Xgroup-Code in die physikalischen Adresse 1000:0
03
Erster Superio_Early_Init-Switch.
1. Verdunkelt den Bildschirm
05
2. Löscht den CMOS-Fehler-Flag
1. Löscht die 8042-Schnittstelle
07
2. Initialisiert den 8042-Selbsttest
1. Testet den speziellen Tastatur-Controller für Winbond 977 Serien Super I/O
08
2. Aktiviert die Tastatur-Schnittstelle.
1. Deaktiviert die PS/2-Mausschnittstelle (optional).
2. Erkennt automatisch Anschlüsse für die Tastatur & Maus, nachdem ein Anschluss
0A
3. Führt einen Reset für die Tastatur für Winbond 977 Serien Super I/O Chips
Testet F000h-Segmentshadow, um zu überprüfen, ob er R/W-able ist. Versagt der
0E
Test, dann piepst der Lautsprecher ununterbrochen.
Erkennt automatisch den Flash-Typ, um entsprechende Flash R/W-Code in die
10
Ausführungszeit-Fläche in F000 für die ESCD & DMI-Unterstützung zu laden.
Verwendet den Walking 1's-Algorithmus zum Feststellen der Schnittstelle im
12
CMOS-Schaltkreis. Es stellt ebenfalls den Real-Time Uhrstrom-Status fest und
überprüft ein Überschreiten.
Programmiert die Standard-Chipsatzwerte in den Chipsatz. Die
14
Standard-Chipsatzwerte sind MODBINable von OEM-Kunden.
Initialisiert Onboard Taktgeber wenn Early_Init_Onboard_Generator definiert ist.
16
Siehe auch POST 26.
Erkennt die CPU-Informationen, inklusive Marke, SMI-Typ (Cyrix oder Intel) und
18
CPU-Niveau (586 oder 686).
Initialisiert Interrupt-Vektortabelle. Wenn nicht speziell definiert, werden alle H/W
1B
Interrupts auf SPURIOUS_INT_HDLR & S/W Interrupts auf SPURIOUS_soft_HDLR
gesteuert.
1D
Erster EARLY_PM_INIT Switch.
1F
Lädt die Tastatur-Matrix (Notebook-Plattform)
21
HPM-initialisierung (Notebook-Plattform)
AN9 32X
-Deaktiviert Shadow-RAM
-Deaktiviert L2-Cache (Sockel-7 oder darunter)
-Programmiert Basischipsatz-Register
-Auto-Erkennung der DRAM-Größe, Typ und ECC.
-Auto- Erkennung des L2 Cache (Sockel-7 oder darunter)
Chips.
& Schnittstelle-Austausch erfolgte (optional).
durch.
Beschreibung
5-1
Werbung
Inhaltsverzeichnis
