Inhaltsverzeichnis
Werbung
10. Interrupt
10.1 Interrupt-Anforderungen
Interruptanforderungen können mit der ADIODA-PCI12
entweder zeit-
LAP
lich defi niert durch den Timerbaustein, durch das Statussignal des A/D-
Wandlers (bei Wandlungsende) oder durch ein externes Signal erzeugt
werden. Alle Interruptanforderungen der ADIODA-PCI12 werden über die
PCI-Bus-Leitung INT A an einen der Rechner-IRQs weitergeleitet. Die
betreffende IRQ-Nummer wird vom PCI-PNP-Bios des Rechners bzw.
durch das Betriebssystem vergeben. Die Auswahl der Interruptquelle
und die interne Freigabe erfolgt durch das A/D + IRQ-Modusbyte (Kapitel
6.4).
Nach der Freigabe des vom PCI-Bios für die ADIODA-PCI12
vergebe-
LAP
nen Rechner IRQs werden Interrupts abhängig von der programmierten
Interruptquelle (nur eine IRQ-Betriebsart kann selektiert werden) wie folgt
ausgelöst:
10.2 Interrupt durch Statussignal des A/D-Wandlers (STS)
Interrupt bei Wandlungsende (siehe auch Kapitel 6.4)
STS
10.3 Interrupt durch Timersignal
Interrupt bei Übergang High ---> Low von OUT2
(siehe auch Kapitel 6.4)
empfohlen: delta t = 5 µs
delta_t
OUT2
ADIODA-PCI12
© 2006 by Messcomp Datentechnik GmbH
DV08
LAP
48
Werbung
Inhaltsverzeichnis
