Werbung
STR 631/STR 632
Schaltungsbeschreibung / Circuit Description
Schaltungsbeschreibung
1. Audio-Signalweg
[1939
Blockschaltbild Audio-Demodulator
-
C-PUMP
Anmerkung: Zwei Zahlen an einem Pin stehen fir zwei Schaltkreise
des IC's, ein Schaltkreis fiir jeden Stereokanal. Die erste Zahl bezieht
sich auf den rechten Kanal.
Der FM-Audio-Demodulator ist PLL-gesteuert.
Der Bandpass C103, R431, R424, L403, C412 befreit das FM-Signal
des Basisbandes von unerwiinschten Videosignalkomponenten.
Der Ansteuerpegel der zu demodulierenden Signale ist festgelegt,
damit die Ausgangsamplitude vom Demodulator gleich bleibt. Daher
durchlauftdas Eingangssignal den Regelverstarker G 1 , dessen Verstar-
kung wird durch einen der beiden Pegeldetektoren eingestellt. Wird ein
Signal erstmals gewahit, erfaBt der Detektor 1 die kombinierte FM-
Signalamplitude und G1 stellt.auf eine annahernd korrekte Verstar-
kung ein. Hat die PLL einmal die Verstarkung eingeregelt, Uberwacht
' der Pegeldetektor 2 den tatsachlichen Signalpegel innerhalb der PLL.
Wird ein neuer Tontrager gewahit, muB die PLL auf die neue Frequenz
abgestimmt werden. Dazu wird S1 geschlossen und der spannungs-
gesteuerte Oszillator (VCO) wird mit dem Frequenz-Synthesizer ein-
geregelt. Ein Frequenzzahler mift die VCO-Frequenz. Ist der VCO auf
die Frequenz abgestimmt, 6ffnet S1 und der VCO rastet auf den
eingespeisten Tonirager der gleichen Frequenz ein. im Riickkopp-
lungssignal des Regelkreises am Eingang von G2 ist die FM-Modula-
tion enthalten. Die Verstarkung von G2 kann fiir verschiedene FM-
Hiibe nachgeregelt werden. Das PLL-Filter sorgt fir die notwendige
Stabilitat des Regelkreises.
:
i
S4mtliche Funktionen im Demodulator werden Gber den l?C-Bus von
IC600 gesteuert.
Anmerkung: Zwei Zahien an einem Pin stehen fiir zwei Schaltkreise
des IC's, ein Schaltkreis fiir jeden Stereokanal. Die erste Zahl bezieht
sich auf den rechten Kanal.
Blockschaitbild Audiosignalverarbeitung
1C400 STV 0056A
From
FM
. Demodulator
a
nm
"
3
z
PS
g
3 23a
é
3
x
&
3.
832
ny
>
E28 a
3
z 328
Ete
tant 4
GRUNDIG Service
1.1 Rauschunterdriickungssystem (Noise Reduction System NRS)
Das NRS (Rauschunterdiickungssystem) umfaBt einen Spitzenpege!l-
_ detektor und einen geregelten TiefpaB. Das Audiosignal des jeweili-
gen Kanals wird dem Spitzenpegeldetektor zugefihrt, einem externen
BandpaBfilter begrenzt und von den Transistoren Q401, Q408 gemittelt.
Die Ausgangsspannung des jeweiligen Spitzendetektors wird gespei-
chert in der NRS-Zeitkonstante.
Dieser ist ein Gleichspannungspegel,
der sich mit der Amplitude des Audiokanal-Signals andert und zur
Regelung des Frequenzgangs des NRS-Filters ber einen regelbaren
kapazitiv behafteten.Verstarker verwendet wird.
Schalter S3 schaltet das NRS-System ein.
1.2 Passive Deemphasis
S4 whit die passive Deemphasis fiir den jeweiligen Audiokanal aus.
Mégliche Deemphasen sind J17 und 75m8S, die mit externen Schalt-
kreisen einstelit werden. Fir die Deemphasis 50mS wird ein zusaitzli-
cher interner Widerstand parallel zum 75mS-Schaltkreis geschaltet.
Bei dem PANDA-Verfahren arbeitet das NRS-System zusammen mit
der 75mS-Deemphasis.
2. Mikrocomputer
Der Mikrocomputer IC600 steuert samtliche Funktionen des Satelli-
ten-Empfangers.
Den Einschaltreset des Prozessors erzeugt C605, R601, D601. Erst
wenn alle Versorgungsspannungen des Empfangers aufgebaut sind,
beginnt der Programmablauf.
Der Systemtakt wird von einem "Ein-Chip-Oszillator" erzeugt, dessen
Frequenz durch XT602 auf 8MHz bestimmt wird. Ein Teil dieses
Taktsignals wird iber Q601 entkoppelt und als Taktsignal dem [C400
Uber R603, C443 zugefiihrt.
Fur Gerate mit. 1-Jahres-Timer ist zusatzlich eine Taktfrequenz von
32,768kHz vorgesehen, die XT601 steuert. Bei Geraten ohne Timer
liegt X1 an 5V.
Port 0
:
Die Bits 0 und 1 erkennen die Spannung an Pin 8 der SCART-Buchse
AUX 2 bzw. AUX 1. Beide Portbits gelangen als Eingangssignal an
einen D/A-Wandler, der die.an Pin 8 anliegende Spannung miBt und
damit erkennt, ob das Bildformat 4:3 oder 16:9 gesendet wird.
Mit den Bits 2 bis 7 wird die Software fir die je nach Geratevariante
mdglichen Optionen konfiguriert. Diese Eingange liegen normaler-
weise iber einen 10KQ-Widerstand auf 5V. Bei Aufruf einer Option
liegen die Eingange auf OV.
:
Port
Bit Cistder IR-Eingang. Eristals Interrupt ausgelegt und LOW- aktiv.
Die Bits 1 und 2 (Clock- und Datensignale) steuern den Fertigungs-
Setup-Bus, sowie den Datentransfer zwischen zwei Receivern.
Der Zahlerausgang Bit 5 liefert die 22kHz-Frequenz fur die LNC-
Versorungsspannung zur Steuerung der LNCs und anderer ange-
schlossener HF-Gerate. Dieses 22KHz-Ausgangssignal kann je
nach Wah! des DiSEqC-Protokolls impulsmoduliert sein.
An den Bits 6 und 7 stehen die Eingangssignale NO_SYNC und
PK_SYNC. der Synchronsignal-Detektorschaltung.
Fehit das
Synchronsignal, ist NO_SYNC "High" und/oder PK_SYNC "Low".
Bei vorhandenem Synchronsignal sind die Pegel umgekehrt.
Port 2
Bits 0 und 1 sind die SDA (Data)- und SCL (Clock)-Signale des
Haupt- ?C-Busses und steuern den Tuner, 1C400, den Modulator
MOD500 und den nichtflichtigen Speichers (NVM) IC601. Dieser
Bus ist auch an PL602 und PL603 zur spateren Erweiterung der
Receiver-Leistungsfahigkeit angeschlossen.
Das Datensignal SDA des Bit 2 steuert zusammen mitdem ?'C-Bus
den in verschieden Varianten eingesetzten NVM !C602
Die Bits 3...6 sind Bus-Ausgange flir den OSD-Controller 10501.
Ist Bit 7 LOW-aktiv, schaltet der Befehl "STBY" die Spannungs-
versorgung flir den Modulator MOD500 ab wenn der Receiver auf
Standby geschaltet wird.
Port 4
Bits 3...5 stellen einen seriellen Dreileiterbus fiir weitere Optionen dar.
Werbung
