Herunterladen Diese Seite drucken

YASKAWA VIPA 21 SER-Serie Handbuch Seite 72

Vorschau ausblenden Andere Handbücher für VIPA 21 SER-Serie:

Werbung

Teil 4 Serielle Kommunikation
Prinzip der Datenübertragung
Übersicht
Prinzip für
ASCII, STX/ETX,
3964R, Modbus-
Master und USS
CPU 21xSER
Program
SER_RCV
SFC 218
SER_CFG
SFC 216
SER_SND
SFC 217
4-8
Die Datenübertragung wird zur Laufzeit über SFCs gehandhabt. Das
Prinzip der Datenübertragung ist bis auf Modbus-Slave für alle Protokolle
identisch und soll hier kurz gezeigt werden.
Daten, die von der CPU in den entsprechenden Datenkanal geschrieben
werden, werden in einen FIFO-Sendepuffer (first in first out) mit einer
Größe von 2x256Byte abgelegt und von dort über die Schnittstelle
ausgegeben.
Empfängt die Schnittstelle Daten, werden diese in einem FIFO-
Empfangspuffer mit einer Größe von 2x256Byte abgelegt und können dort
von der CPU gelesen werden.
Sofern Daten mittels eines Protokolls übertragen werden, erfolgt die
Einbettung der Daten in das entsprechende Protokoll automatisch.
Im Gegensatz zu ASCII- und STX/ETX erfolgt bei den Protokollen 3964R,
Modbus-Master und USS die Datenübertragung mit Quittierung der
Gegenseite.
Durch erneuten Aufruf des SFC 217 SER_SND bekommen Sie über RetVal
einen
Rückgabewert
Informationen über die Quittierung der Gegenseite beinhaltet.
Zusätzlich ist bei Modbus-Master und USS nach einem SER_SND das
Quittungstelegramm durch Aufruf des SFC 218 SER_RCV auszulesen.
Protocol
RECEIVE
CFG
SEND
Handbuch VIPA System 200V
geliefert,
der
unter
FIFO buffer
IN
256byte
256byte
OUT
256byte
256byte
HB97D - CPU - RD_21x-2BS33 - Rev. 12/22
anderem
auch
aktuelle
Interface
RS485

Werbung

loading

Diese Anleitung auch für:

Vipa cpu 21 2bs33-serie