Werbung
Die DRAM Lead-Off-Time beträgt X Zyklen, der Zu-
X-3-3-3
griff auf die nachfolgenden Daten jeweils 3 Zyklen.
Dieser Wert entspricht der Standardeinstellung.
X-4-4-4
Die DRAM Lead-Off-Time beträgt X Zyklen, der Zu-
griff auf die nachfolgenden Daten jeweils 4 Zyklen.
2.3.10DRAM Read Burst Timing (EDO/FPM)
Greift der Prozessor auf ein Datum zu, das sich nicht im Second-Level-
Cache befindet (Cache Read Miss), so muß dieses aus dem Hauptspei-
cher gelesen werden. Wie bereits im vorherigen Abschnitt erwähnt, wird
dazu eine komplette Cache-Line (bestehend aus vier 64 Bit breiten Wor-
ten) aus dem Hauptspeicher in den Second-Level-Cache eingelesen. Die
Verzögerungszeiten, die dabei entstehen, werden wiederum in der Form
X-y-y-y angegeben, wobei der Parameter X der DRAM-Lead-Off-Time
entspricht. Für das Einlesen des ersten Datums werden also X Takte, für
die nachfolgenden jeweils y Takte benötigt.
Die DRAM Lead-Off-Time beträgt X Zyklen,
X-2-2-2/X-3-3-3
der Zugriff auf die nachfolgenden Daten je-
weils 2 Zyklen für Enhanced Data Output
SIMMs (EDO) bzw. 3 Zyklen für Fast Page
Mode SIMMs (FPM). Dieses ist der voreinge-
stellte Wert. Bei Einsatz von EDO-SIMMs
sollten Sie diesen Wert einstellen, um eine op-
timale Systemleistung zu erreichen. Dieser
Wert entspricht der Standardeinstellung.
Die DRAM Lead-Off-Time beträgt X Zyklen,
X-3-3-3/X-4-4-4
der Zugriff auf die nachfolgenden Daten je-
weils 3 Zyklen für Enhanced Data Output
SIMMs (EDO) bzw. 4 Zyklen für Fast Page
Mode SIMMs (FPM).
Die Konfiguration des Systems
21
Werbung
Kapitel
