Werbung
2.3.8RAS to CAS Delay
Im vorherigen Abschnitt wurde die Adressierungsart RAS before CAS -
soweit es im Rahmen dieses Handbuches möglich ist - beschrieben. Mit
diesem Paramter können Sie nun die Verzögerungszeit zwischen Gene-
rierung des RAS- und des CAS-Signals einstellen.
Die Verzögerungszeit zwischen Generierung des RAS-
2 clocks
und des CAS-Signals beträgt zwei Takte.
Die Verzögerungszeit zwischen Generierung des RAS-
3 clocks
und des CAS-Signals beträgt drei Takte. Dieses ist der
voreingestellte Wert.
Hinweis
Wenn Sie EDO-SIMMs (Extended Data Output)
installieren, sollten Sie die Verzögerungszeit auf zwei
Takte einstellen, um die Systemleistung zu erhöhen.
2.3.9DRAM Write Burst Timing
Mit diesem Parameter können Sie die Verzögerungszeiten beim Daten-
transfer vom Second-Level-Cache in den Systemspeicher festlegen. Der
Second-Level-Cache ist in diesem System als Write-Back-Cache ausge-
legt. Bei einem Burst-Datentransfer wird immer nur bei der Übertragung
des ersten Datums die Zieladresse mit übertragen, die Adreßfortschal-
tung für die nachfolgenden Daten geschieht automatisch. Bei jedem Da-
tentransfer vom Second-Level-Cache in den Hauptspeicher werden im-
mer vier 64 Bit breite Worte übertragen. Die für einen Burst benötigte
Zeit wird folgendermaßen angegeben: X-y-y-y. Dieses bedeutet, daß für
die Übertragung des ersten Datums X Takte benötigt werden (dieses ent-
spricht der DRAM Lead-Off-Time), die Übertragung der folgenden Da-
ten dauert dann jeweils y Takte. Für schnellere DRAMs können die Ver-
zögerungszeiten entsprechend niedriger gewählt werden.
Die DRAM Lead-Off-Time beträgt X Zyklen, die der
X-2-2-2
nachfolgenden Daten jeweils 2 Zyklen. Dieser Wert ist
bei Einsatz von Burst Pipelined Second-Level-Cache-
Modulen und schnellen DRAMs einzustellen, um die
Systemleistung zu erhöhen.
20
Benutzerhandbuch
Werbung
Kapitel
