Werbung
2.3.7DRAM Lead-off Timing (Read/Write/RAS#Pre)
Der Speicher dieses Systems ist in Form einer Matrix in Zeilen und Spal-
ten organisiert. Die einzelnen Speicherzellen können so über eine Zeilen-
adresse (Row Address) und eine Spaltenadresse (Column Address) ein-
deutig angesprochen werden. Die Gültigkeit der Adressen wird dem
Speicher durch die Signale RAS (Row Address Strobe) und CAS (Co-
lumn Address Strobe) mitgeteilt. Da sich die Zeilen- und die Spalten-
adresse dieselben Adreßleitungen teilen, wird zuerst die Zeilen- und an-
schließend die Spaltenadresse übertragen (RAS before CAS Adressie-
rung). Ist eine Zeile adressiert, so können alle Daten innerhalb dieser
Zeile durch Auswahl der entsprechenden Spalte angesprochen werden,
ohne daß jedesmal die Zeilenadresse neu generiert werden muß. Diese
Betriebsart wird Page-Mode genannt und die Zeit, die benötigt wird, um
das erste Datum zu lesen, wird als Lead-Off-Time bezeichnet. Diese Zeit
ist zum einen von der Zugriffsart auf den Speicher (lesend oder schrei-
bend) und zum anderen von der Zugriffsgeschwindigkeit des verwende-
ten Speichers abhängig.
7/6/4
Für Lesezugriffe beträgt die Lead-Off-Time 7 Takte, für
Schreibzugriffe 6 Takte. Die RAS-Precharge-Zeit beträgt
4 Takte. Dieses ist der voreingestellte Wert.
Für Lesezugriffe beträgt die Lead-Off-Time 7 Takte, für
7/6/3
Schreibzugriffe 6 Takte. Die RAS-Precharge-Zeit beträgt
3 Takte.
Für Lesezugriffe beträgt die Lead-Off-Time 6 Takte, für
6/5/4
Schreibzugriffe 5 Takte. Die RAS-Precharge-Zeit beträgt
4 Takte.
6/5/3
Für Lesezugriffe beträgt die Lead-Off-Time 6 Takte, für
Schreibzugriffe 5 Takte. Die RAS-Precharge-Zeit beträgt
3 Takte.
Die Konfiguration des Systems
19
Werbung
Kapitel
