Abbildung 15: Erfasstes Bild Mit Aktiviertem 10-Bit Lfsr - Photon Focus MV-D1024-28 Bedienungsanleitung

Abbildung 15: Erfasstes Bild mit aktiviertem 10-Bit LFSR

VHDL Code Beispiel 10Bit LFSR:
signal REG: STD_LOGIC_VECTOR (9 downto 0);
signal DATAIN: STD_LOGIC;
SR10R: process (ICLK)
begin
if (ICLK'event and ICLK='1') then
if (RESET = '1') then
REG <= "0000000001";
else
REG <= REG(8 downto 0) & DATAIN;
end if;
end if;
end process SR10R;
DATAIN <= REG(2) xor REG(9);
LFSR_OUT <= REG;
REV: 1.4
MV-D1024-28 Bedienungsanleitung
-- 10 bit LFSR
-- bei Reset wird Schieberegister mit 1 beschrieben
Seite 56/64