Inhaltsverzeichnis
Werbung
Schnittstelle für Erweiterungsperipherie
Systemhandbuch
-DACK 0 bis -DACK 3 und -DACK 5 bis -DACK 7 (A):
-DMA-Acknowledge 0 bis 3 und 5 bis 7 quittieren DMA-Anforderungen (DRQ). Diese
Signale sind active low.
AEN (A):
"Address Enable" trennt den Microprozessor und andere Komponenten vom System-
bus, um die Identifikation und den DMA-Verkehr zu ermöglichen. Wenn dieses Signal
high ist, steuert der DMA-Controller den Adreß- und Datenbus sowie die Read- und
Write-Steuersignale (I/O und Memory), oder es findet die Identifikation einer anderen
Baugruppe statt. Wenn AEN high ist, sind auf dem Adreßbus Memory-Adressen. Die
I/O-Adreßauswertung muß deshalb während dieser Zeit gesperrt werden. AEN = low
ist daher in der I/O-Adreßdecodierung zu berücksichtigen.
Mit AEN = low, zusammen mit SA16 = high, wird eine Baugruppe zur Identifikation
aufgefordert (siehe Kapitel Identifikation).
-0WS (E):
"Null Waite State" verhindert das Auftreten eines Waitstates im 16-bit-Buszyklus. Es
kann von der Adreßdecodierung abgeleitet und von den Schreib-Lese-Signalen frei-
gegeben werden. Dieser Eingang ist low-aktiv und kann durch einen Tristate oder einen
Open-Collector-Ausgang mit einem zulässigen Strom von 20 mA getrieben werden.
-REFRESH (E/A):
Dieses Signal zeigt einen Refresh-Zyklus an. Es kann auch von einem externen
Prozessor erzeugt werden (aktiv low).
T/C (A):
"Terminal Count" erzeugt einen Impuls, wenn der Zählerendstand eines DMA-Kanals
erreicht wird.
SBHE (E/A):
"Bus High Enable" zeigt einen Datentransfer des höherwertigen Bytes auf dem
Systembus an. 16-bit-Komponenten benutzen dieses Signal zur Steuerung des
Datenbustreibers (SD8 bis SD15) (aktiv low).
18 - 10
C79000-B8500-C073-01
Quicklinks ausblenden:
Werbung
Inhaltsverzeichnis
