Herunterladen Inhalt Inhalt
Teilen
Diese Seite drucken
Siemens Simatic S5 PG 730 Systemhandbuch
  1. Anleitungen
  2. Marken
  3. Siemens Anleitungen
  4. Programmiergeräte
  5. Simatic S5 PG 730
  6. Systemhandbuch
Siemens Simatic S5 PG 730 Systemhandbuch

Siemens Simatic S5 PG 730 Systemhandbuch

Vorschau ausblenden
1
2
3
4
Inhalt
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
426
427
428
429
430
431
432
433
434
435
436
437
438
439
440
441
442
443
444
445
446
447
448
449
450
451
452
453
454
455
456
457
458
459
460
461
462
463
464
465
466
Inhaltsverzeichnis

Werbung

Quicklinks

SIMATIC S5
Programmiergerät
PG 730
Systemhandbuch
6EA9200-0AA20-0AA0
Ausgabe 01

Werbung

Inhaltsverzeichnis
loading

Verwandte Anleitungen für Siemens Simatic S5 PG 730

Inhaltszusammenfassung für Siemens Simatic S5 PG 730

  • Seite 1 SIMATIC S5 Programmiergerät PG 730 Systemhandbuch 6EA9200-0AA20-0AA0 Ausgabe 01...
  • Seite 2 Copyright Copyright © Siemens AG 1992 All Rights Reserved Weitergabe sowie Vervielfältigung dieser Unterlage, Verwertung und Mitteilung ihres Inhalts ist nicht gestattet, soweit nicht ausdrücklich zugestanden. Zuwiderhandlungen verpflichten zu Schadensersatz. Alle Rechte vorbehalten, insbesondere für den Fall der Patenterteilung oder GM-Eintragung.
  • Seite 3 Systemhandbuch Inhaltsübersicht Inhaltsverzeichnis Aufbau Grundplatine Netzteil SIMATIC S5 Speicher- und Peripherieadressen Arithmetikprozessor 80387SX Leerkapitel Programmiergerät ROM-BIOS PG 730 DMA-Steuerung Konfiguration der ASIC Systemhandbuch Interrupt-Behandlung Tonerzeugung Identifikation PG 730 Schnittstellen C79000-B8500-C073 Parallele Schnittstelle Ausgabe 01 Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Serielle Schnittstelle COM 2 (Maus) Tastaturschnittstelle Schnittstelle für Erweiterungsperipherie ARCNET-Interface...
  • Seite 4 Druckschrift werden jedoch regelmäßig überprüft und GM-Eintragung. notwendige Korrekturen sind in den nachfolgenden Auflagen enthalten. Für Verbesserungsvorschläge sind wir dankbar.  Technische Änderungen vorbehalten Copyright Siemens AG 1992 Alle Rechte vorbehalten C79000-B8500-C073-01 Siemens Aktiengesellschaft EWK Elektronikwerk Karlsruhe Printed in the Federal Republic of Germany...

  • Seite 5: Inhaltsverzeichnis

    Systemhandbuch Inhaltsverzeichnis Inhaltsverzeichnis Aufbau ......1 - 1 Grundgerät ..... . 1 - 1 Speicherausbau .
  • Seite 6 Inhaltsverzeichnis Systemhandbuch Arithmetikprozessor 80387SX ....5 - 1 Arbeitsweise ..... . 5 - 1 5.1.1 Datentypen...
  • Seite 7 Systemhandbuch Inhaltsverzeichnis 10.2 NMI-Signal ..... . 10 - 5 10.3 Zusammenfassung der Hardware-Interrupts ..10 - 8 Tonerzeugung .
  • Seite 8 Inhaltsverzeichnis Systemhandbuch 15.4.1 Übertragungssteuerregister ....15 - 6 15.4.2 Register zum Programmieren des Baudraten-Generators ..15 - 7 15.4.3 Übertragungsstatusregister ....15 - 9 15.4.4 Register zur Interrupt-Freigabe .
  • Seite 9 Systemhandbuch Inhaltsverzeichnis 17.4 I/O-Adressen der System-Tastaturschnittstelle ..17 - 14 17.5 Register ..... . . 17 - 15 17.5.1 Eingabepuffer .
  • Seite 10 Inhaltsverzeichnis Systemhandbuch Festplattenlaufwerk ....21 - 1 21.1 Stromversorgung ....21 - 1 21.2 Funktionelle Daten .
  • Seite 11 Systemhandbuch Inhaltsverzeichnis 22.4 Laufwerke ..... . . 22 - 18 22.4.1 Anschlußbelegung des Diskettenlaufwerks ..22 - 18 22.4.2 Anschlußbelegungen des Festplattenlaufwerks .
  • Seite 12 Inhaltsverzeichnis Systemhandbuch 23.9.9 CRT-Controller-Register ....23 - 62 23.9.10 Sequencer ..... . 23 - 63 23.9.11 Graphik-Controller .
  • Seite 13 Systemhandbuch Inhaltsverzeichnis 26.3 TFT-Farb-Display ....26 - 7 26.3.1 Technische Daten TFT-Farb-Display ... . 26 - 7 26.3.2 Technische Daten Hinterleuchtung .
  • Seite 14 Inhaltsverzeichnis Systemhandbuch I - 10 C79000-B8500-C073-01...

  • Seite 15: Aufbau

    Systemhandbuch Aufbau Aufbau Das Progammiergerät PG 730 gibt es in drei Grundversionen: PG 730 – tragbares Gerät mit 80386DX-16 MHz, LC-Display, VGA und einem • Erweiterungssteckplatz (hergestellt bis September 1991) PG 730 – tragbares Gerät mit 80386SX-20 MHz, Schwarzweiß-LC-Display, • TMS 34010-Graphikprozessor (HIGRAPH), VGA und zwei Erweiterungssteck- plätzen (ab September 1991) PG 730 C –...

  • Seite 16: Speicherausbau

    Aufbau Systemhandbuch Speicherausbau Das PG 730 wird standardmäßig mit 4 Mbyte Hauptspeicher geliefert. Davon sind 640 kbyte im "real mode" und 3 Mbyte im "protected mode" des Prozessors adressier- bar. Die fehlenden 384 kbyte sind "hinter" den ROM-Bereich und den Bildwiederhol- speicher gemappt.
  • Seite 17 Systemhandbuch Aufbau Blockschaltbild PG 730 Bild 1.1: Blockschaltbild PG 730 1 - 3 C79000-B8500-C073-01...
  • Seite 18 Aufbau Systemhandbuch 152,5 106,7 18,15 114,5 18,15 Bild 1.2: Leiterplattenformat der Erweiterungsbaugruppe 1 - 4 C79000-B8500-C073-01...

  • Seite 19: Öffnen Und Schließen Des Grundgeräts

    Systemhandbuch Aufbau Öffnen und Schließen des Grundgeräts Bitte beachten Sie die näheren Angaben in der Betriebsanleitung. Umgebungsbedingungen bei Betrieb bei Lagerung und Transport +5 bis +40 °C –20 bis +60 °C Temperatur relative Luftfeuchtigkeit 8 bis 80 % 5 bis 95 % (keine Betauung) Temperaturänderungs- 10 K/h...
  • Seite 20 Aufbau Systemhandbuch 1 - 6 C79000-B8500-C073-01...

  • Seite 21: Grundplatine

    Systemhandbuch Grundplatine Grundplatine Die Grundplatine des PG 730 enthält im wesentlichen folgende Komponenten: – 32-bit-Mikroprozessor 80386SX – Arithmetikprozessor 80387SX (Option) – System-Controller Dieser Baustein enthält die Logik, um den Prozessor, den Coprozessor und den ISA-Bus-Controller zu steuern. Der Speicher-Controller und die Daten- bustreiber sind ebenfalls in diesem Baustein enthalten.
  • Seite 22 Grundplatine Systemhandbuch Batteriestecker Batteriestecker VGA- LCD- Controller Controller LCD-Parameter EPROM SW-LCD X13 Systembus Farb-LCD X21 ARCNET-Schnitt- Display-Versorgung AT-Bus Festplattenlaufwerk stelle VGA-BIOS CLUT 34010 Monitor Tastaturstecker CLUT Lautsprecher Speichererweiterung X8 Schlüssel- schalter Speichererweiterung X9 4 Mbyte Floppy-Schnittst. 37C65 LPT 1 System- ISA-Bus- Printer Controller...
  • Seite 23 Systemhandbuch Grundplatine PG 730 Busstruktur Erweiterungssteckplätze SD0..15 SA0..15 LA17..23 SA5..11 SD0..7 PSD0..7 SA0..4 PSA0..4 SD0..15 SA0..19 SD0..7 SD0..15 SA0..15 SD0..7 SA0..15 SD0..7 BSD0..7 PORT C PORT D Bild 2.2: Busstruktur der Grundplatine 2 - 3 C79000-B8500-C073-01...
  • Seite 24 Grundplatine Systemhandbuch System-Controller Dies ist ein hoch integrierter CMOS-Baustein. Er enthält die System-Kontrollfunktionen, den Memory-Controller, die Datenbustreiber, bzw. die Steuerung der Datenbusse und die Takterzeugung für den Prozessor und den ISA-Bus-Controller. Die Funktionen des Bausteins können über Konfigurationsregister in weiten Bereichen parametriert werden. Der integrierte Memory-Controller kann bis zu vier Speicherbänke mit max.
  • Seite 25 Systemhandbuch Grundplatine Zeitgeber 8254 (im ISA-Bus-Controller intergiert) Der Timer-Baustein 8254 enthält drei voneinander unabhängige 16-bit-Zähler, die programmierbar sind. Er ist als Mehrfach-Zeitgeber einsetzbar. Die Zähler des Bau- steins werden von der Systemsoftware wie gewöhnliche Eingabe-/Ausgabekanäle behandelt. Der Timer dient vor allem zur Erzeugung präziser Referenzzeiten. +5 V Refresh - Refresh (Rueckmeldung)
  • Seite 26 Grundplatine Systemhandbuch Kanal Tongenerator für Lautsprecher Gate Gesteuert von Bit 0 des Ports mit der Adresse 61 H Clock 1,19 MHz Takt Niederfrequenzsignal für den Lautsprecher Folgende Adressen sind für den Baustein 8254-2 reserviert: 0040 H Daten für den Zähler/Zeitgeber 0 0041 H Daten für den Zähler/Zeitgeber 1 0042 H Daten für den Zähler/Zeitgeber 2 0043 H Befehle/Modussteuerung für alle Zähler/Zeitgeber...

  • Seite 27: Mikroprozessor

    Systemhandbuch Grundplatine Mikroprozessor Als CPU wird der Prozessor 80386SX verwendet. Sein hohes Leistungsvermögen ist bedingt durch 24 Adreßbits, einen internen 32-bit-Datenbus, einen sehr komfortablen Befehlssatz, DMA- und Inter- rupt-Unterstützung, integrierte Speicherverwaltung, 4 Ebenen Speicherschutz und 3 Operationszustände ("real address mode", "virtual 8086 mode" bzw. "protected virtual address mode").
  • Seite 28 Grundplatine Systemhandbuch Der Refresh-Controller ist im System-Controller integriert, die Refresh-Zyklen für das Onboard-Memory und den ISA-Bus werden synchron erzeugt. Ein Refresh-Zyklus hat die Länge von 5 Takten. Für das DRAM werden innerhalb von 4 ms 256 Refresh-Zyklen erzeugt. Das heißt, in 4 ms laufen ca. 32000 Systemtaktzyklen ab. Davon werden für den Refresh 5x256 = 1280 Systemtakte benötigt.

  • Seite 29: Arithmetikprozessor (Coprozessor)

    Systemhandbuch Grundplatine Arithmetikprozessor (Coprozessor) Auf der Grundplatine ist neben dem Prozessor 80386SX ein freier Steckplatz für den Coprozessor 80387SX vorhanden. Ein Numerikprozessor ermöglicht die Durchführung von arithmetischen, logarithmi- schen und trigonometrischen Operationen mit sehr hoher Geschwindigkeit und großer Genauigkeit. Der Numerikprozessor arbeitet parallel zu dem Mikroprozessor. Der Parallelbetrieb spart Bearbeitungszeit, da der Numerikprozessor mathematische Aufgaben lösen kann, während der Mikroprozessor andere Funktionen ausführt.

  • Seite 30: Speicher

    Grundplatine Systemhandbuch Speicher Der Speicher auf der Grundplatine gliedert sich in Lesespeicher (ROM bzw. EPROM; "read only memory" bzw. "erasable programmable read only memory") und in Schreib- Lese-Speicher (RAM: random access memory). Der Speicher der Graphik wird im Kapitel Farbgraphik beschrieben. Der RAM-Speicher kann durch Speichererweiterungen um 4, 8 oder 16 Mbyte erweitert werden.
  • Seite 31 Systemhandbuch Grundplatine Weiter sind folgende Punkte zu beachten: 1. Inhalt der ersten Adressen des optionellen ROM Adresse Datum 0000 H 055 H 0001 H 0AA H 0002 H Länge in Bytes/512 0003 H Code 2. In der Prüfsumme des ROM muß das Low-Byte 00 H betragen. Der Adreßbereich 000C 0000 H - 000C 8000 H ist für Video-Softwaretreiber wie z.B.

  • Seite 32: Schreib-Lese-Speicher (Ram)

    Grundplatine Systemhandbuch 2.3.2 Schreib-Lese-Speicher (RAM) Das RAM wird bei einem Prozessortakt von 40 MHz mit 0 Waitstates betrieben. Der RAM-Speicherbereich von 4 Mbyte Länge beginnt auf der absoluten Adresse 0000 0000 und endet bei 640 kbyte (Adresse 0009 FFFF H), um nach dem 1. Mbyte (Adresse 0010 0000 H) wieder zu beginnen und beim 4.

  • Seite 33: Arbeitsweise Der Paritätsprüfung

    Systemhandbuch Grundplatine 2.3.4 Arbeitsweise der Paritätsprüfung Die Logik zur Erzeugung und Prüfung der Paritybits ist im System-Controller integriert. Bei Schreiboperationen wird für jeweils 8 bit des 16-bit-Speicherbusses ein Paritybit gebildet und in einem separaten RAM-Baustein gespeichert. Bei Leseoperationen werden die Paritybits aus den separaten Speicherbausteinen gelesen und im System-Controller wird eine Überprüfung der Paritybits vorgenommen.

  • Seite 34: Systemuhr

    Grundplatine Systemhandbuch Systemuhr 2.4.1 Dienstprogramme zur Echtzeituhr Unter dem Betriebssystem MS-DOS für das PG 730 wird beim Booten die Zeit und das Datum der Hardware-Uhr ausgelesen. Die Software-Uhr von MS-DOS übernimmt diese Zeit. Durch die Dienstprogramme Time und Date kann die Software-Uhr ebenfalls gestellt werden.
  • Seite 35 Systemhandbuch Grundplatine Bei ausgeschaltetem Gerät wird die Uhr mit der Batterie betrieben. Der Austausch der Batterie ist in der Betriebsanleitung beschrieben. Damit die Daten im Uhrenspeicher nicht verloren gehen, sollte ein Batteriewechsel nur bei eingeschaltetem Gerät vorge- nommen werden. Die Echtzeituhr belegt 14 byte im Adreßraum, der Rest wird für die Hardware- Konfiguration und Systemstatus verwendet.
  • Seite 36 Grundplatine Systemhandbuch Fortsetzung von der vorherigen Seite: Byte Funktion Adresse 40 H ROM-BIOS in Shadow-RAM 40 H 41 H 000C 0000..000D FFFF H in Shadow-RAM 41 H 42 H 000E 0000 H in Shadow-RAM 42 H 43 H reserviert 43 H 44 H reserviert 44 H...
  • Seite 37 Systemhandbuch Grundplatine In der folgenden Tabelle ist die Verwendung der ersten 14 Bytes im Schreib-Lese-Spei- cher des Uhrenbausteins gezeigt: Byte Funktion Adresse Dezimalbereich Sekunden 00 H 0-59 Sekunden für Alarm 01 H 0-59 Minuten 02 H 0-59 Minuten für Alarm 03 H 0-59 Stunden...

  • Seite 38: Register Des Uhrenbausteins

    Grundplatine Systemhandbuch 2.4.3 Register des Uhrenbausteins Statusregister A (Schreib-Lese-Register mit Ausnahme des Bits 7): Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Ist dieses Bit=1, ist ein Zugriff auf die Datenbytes der Uhr nicht zulässig, da gerade ein Aktualisierungszyklus läuft.
  • Seite 39 Systemhandbuch Grundplatine Eine 1 in diesem Bit gibt den periodischen Interrupt frei, dessen zeitlicher Ablauf mit den Bits RS 3...RS 0 im Register A spezifiziert ist. Interne Abläufe beeinflussen das PIE-Bit nicht. Ein Hardware-Reset setzt es jedoch auf 0. Die Systemsoftware initialisiert dieses Bit mit 0.
  • Seite 40 Grundplatine Systemhandbuch Statusregister C (Leseregister (Flags)): Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Das IRQ-Bit ist 1, wenn ein Interrupt am Ausgang IRQ ansteht und eine oder mehrere der folgenden Bedingungen erfüllt sind: = PIE = AIE = UIE...

  • Seite 41: Cmos-Ram-Konfigurationsregister

    Systemhandbuch Grundplatine 2.4.4 CMOS-RAM-Konfigurationsregister Die folgende Aufstellung zeigt die Bedeutung der Bits der CMOS-Konfigurationsbytes, die unter den Adressen 0E H-3F H angesprochen werden können. Diagnose-Statusbyte (0E H) Bit 7 Eine 0 bedeutet, daß die Spannungsversorgung des Uhren-Chips in Ordnung ist; eine 1 bedeutet, daß die Spannungsversorgung des Chips gestört ist. Bit 6 Konfigurationszeichen - gibt den Status der Prüfsumme wieder.
  • Seite 42 Grundplatine Systemhandbuch Diagnoseabschluß-Statusbyte (0F H) Die Bits in diesem Byte werden durch das Einschaltdiagnose-Programm definiert. Byte, das den Diskettentyp angibt (10 H) Bit 7 - Bit 4 Typ des ersten installierten Diskettenlaufwerks: 0000 kein Laufwerk vorhanden. 0001 5,25"-Diskettenlaufwerk (48 Spuren/inch). 0010 5,25"-Diskettenlaufwerk mit hoher Kapazität (96 Spuren/inch).
  • Seite 43 Systemhandbuch Grundplatine Bit 3 - Bit 0 Definieren den Typ des 2. eingerichteten Festplattenlaufwerks. 0000 Dieses Festplattenlaufwerk ist nicht vorhanden. 0001 bis 1110 definieren Typ 1 bis Typ 14, wie er im SETUP-Programm anzuge- ben ist. Wird ein Laufwerk verwendet, dessen Typnummer größer 14 ist, so wird hier 1111 eingetragen.
  • Seite 44 Grundplatine Systemhandbuch Niederwertiges und höherwertiges Byte für die Speichererweiterung (17 H und 18 H) Bit 7 - Bit 0 Adresse 17 H niederwertiges Byte für Speicher oberhalb dem 1. Mbyte. Bit 7 - Bit 0 Adresse 18 H höherwertiges Byte für Speicher oberhalb dem 1. Mbyte. Gültige Größen: 0200 H 512 kbyte Speicher oberhalb dem 1.
  • Seite 45 Systemhandbuch Grundplatine Prüfsumme (2E H und 2F H) Die Prüfsumme wird aus den Adressen 10 H bis 2D H gebildet: Adresse 2E H höherwertiges Byte der Prüfsumme. Adresse 2F H niederwertiges Byte der Prüfsumme. Niederwertiges und höherwertiges Byte der Speichererweiterung (30 H und 31 H) Bit 7 - Bit 0 Adresse 30 H niederwertiges Byte für den Speicher oberhalb dem 1.

  • Seite 46: Cmos-Ram Erweiterte Konfiguration

    Grundplatine Systemhandbuch 2.4.5 CMOS-RAM erweiterte Konfiguration Byte 40 H Prüfsummenfehler/ ROM-BIOS in Shadow-RAM Bit 0: eine "1" bedeutet: Der ROM-BIOS wird in das Shadow-RAM kopiert Bit 1 - 2: reservierte Bits Bit 3: eine "1" bedeutet: Es wurde bei den Konfigurationsdaten ein Prüfsummen- fehler festgestellt.
  • Seite 47 Systemhandbuch Grundplatine Byte 42 H Shadow-RAM-Freigabe im Bereich 0E 0000 .. 0E FFFF H eine "1" in dem jeweiligen Bit bedeutet: daß 16 kbyte ab der angegebenen Adresse vom ROM in das Shadow-RAM kopiert werden. Bit 0: ab Adresse 000E 0000 H vom ROM in das Shadow-RAM (Adreßbereich wird auch von ARCNET benutzt, eine Freigabe dieses Bereichs darf nur dann vorgenommen werden, wenn ARCNET gesperrt oder in den Adreßbereich 0D0000..0D0FFF H gemappt ist.)
  • Seite 48 Grundplatine Systemhandbuch Bit 4: 0 Parallelschnittstelle 1 gesperrt. 1 Parallelschnittstelle 1 freigegeben. Bit 5 - 7: reserviert Byte 46 H ARCNET-Response-Time Byte 47 H ARCNET-Adreßbereich Byte 48 H ARCNET-Knotennummer Der Eintrag 00 H bedeutet, daß die ARCNET-Schnittstelle nicht freigegeben ("not installed") ist. Der Interrupt IRQ 5 und der Adreßbereich 0E 0000 H .. 0E 0FFF H bzw.
  • Seite 49 Systemhandbuch Grundplatine Byte 50 H bis 51 H weitere Kennbytes der Baugruppe in Steckplatz 2 Identifikationsbytes der Baugruppe. Für die Spezifikation siehe Kapitel Konfigura- tion und Beschreibung der jeweiligen Baugruppe. Byte 52 H Kennung für die auf dem Grundboard integrierten HIGRAPH Byte 53 H Kennbyte 1 für HIGRAPH Bit 0..1: 00 GSP-Interrupt 11...

  • Seite 50: Besonderheiten Bei Der I/O-Programmierung

    Grundplatine Systemhandbuch 2.4.6 Besonderheiten bei der I/O-Programmierung Schreibzugriffe auf den RAM-Speicher des Uhrenbausteins benötigen 2 Schritte: 1. OUT auf die Adresse 70 H Das ausgegebene Datenbyte enthält in den Bits 0...6 die Adresse des anzusprechenden RAM-Bytes. Mit Bit 7 kann der NMI (Non Maskable Interrupt) gesperrt werden. Bit 7 = "1": gesperrt, = "0": freigegeben.

  • Seite 51: Beispielprogramm

    Systemhandbuch Grundplatine 2.4.7 Beispielprogramm Das folgende Beispielprogramm soll die Anwendung der Echtzeituhr demonstrieren. Es wurde für das Betriebssystem MS-DOS (ab Version 3.1) erstellt. Statusregister A lesen solange wie Bit 7 = 1 Stundenregister lesen Statusregister A lesen solange wie Bit 7 = 1 Minutenregister lesen Statusregister A lesen solange wie Bit 7 = 1...
  • Seite 52 Grundplatine Systemhandbuch warte macro push al,80H endm clock segment assume cs:clock, ds:daten, ss:stack hwclock: ax, seg stack ;Stacksegment- u. Datensegment- ss, ax ;register vorbesetzen ax, daten ds, ax **** STUNDEN **** lesen: al, starega dx, hwusel ;dx=Portadr. des Auswahlreg. dx, al ;Register auswählen warte ;dx=Portadr.
  • Seite 53 Systemhandbuch Grundplatine al, dx ;Statusregister auslesen al, 10000000B ;Bit 7 ausblenden lesen ;Sprung wenn nicht null ;dx=Portadresse Auswahlreg. al, minreg dx, al ;Register auswählen warte ;Portadresse MC146818 al,dx ;Register lesen minute, al ;Wert im Datenseg. speichern **** SEKUNDEN **** al, starega ;dx=Portadr.
  • Seite 54 Grundplatine Systemhandbuch binasi ;gegebenenfalls Sprung **** Umwandlung BCD-ASCII **** al, stunde call bcdasc ;BCD-ASCII-Umwandlung word ptr stunde, ax ;Stunde in String al, minute call bcdasc ;BCD-ASCII-Umwandlung word ptr minute, ax ;Minute in String al, sekunde call bcdasc ;BCD-ASCII-Umwandlung word ptr sekunde, ax ;Sekunde in String ausgabe ;Sprung an Ausgabeteil binasi:...
  • Seite 55 Systemhandbuch Grundplatine **** von Binär- in ASCII-Code **** binasc proc xor ah, ah ;ah=0 cl, 10 ;ax durch 10 dividieren cl, 4 al, cl ;Quotient mit 16 multiplizieren al, ah ;Quotient H-Nibble rest L-Nibble call bcdasc ;BCD-ASCII-Umwandlung binasc endp ; **** Unterprogramm zum Wandeln ****...
  • Seite 56 Grundplatine Systemhandbuch ’:’ minute 0, 0 ’:’ sekunde 0, 0 0dh, 0ah, 0ah ’$’ daten ends stack segment para stack ’stack’ 2 dup (?) stack ends 2 - 36 C79000-B8500-C073-01...

  • Seite 57: Schnittstellen Auf Der Grundplatine

    Systemhandbuch Grundplatine Schnittstellen auf der Grundplatine Auf der Grundplatine befinden sich neben ARCNET noch eine parallele und 2 serielle Schnittstellen. An die Parallelschnittstelle (Centronics; LPT 1) wird der Drucker über eine 25polige Buchsenleiste angeschlossen. Alle Leitungen führen TTL-Pegel. Eine der 2 seriellen Schnittstellen ist als 9polige Stiftleiste ausgeführt; sie ist für den Anschluß...
  • Seite 58 Grundplatine Systemhandbuch 2 - 38 C79000-B8500-C073-01...

  • Seite 59: Netzteil

    Systemhandbuch Netzteil Netzteil Steckverbinder Peripherie Lüfter Grundplatine Bild 3.1: Aufbau Technische Daten Das Netzteil kann mit 115 V bzw. 230 V betrieben werden. Die Umschaltung zwischen den beiden Netzspannungen erfolgt automatisch. Für die beiden Bereiche sind folgende Toleranzen zulässig: Bereich 115 V: AC 97 ...

  • Seite 60: Verhalten Bei Netzausfall

    Netzteil Systemhandbuch Spannung Strom Toleranz Ripple Bemerkung +5 V *) max.10 A +/-5% 50 mV min. 3,5 A +12 V *) max. 3,0 A +/-5% 100 mV 3,5 A kurzzeitig min. 1,4 A (30 s) -12 V max. 0,15 A +/-5% 100 mV -5 V...
  • Seite 61 Systemhandbuch Netzteil Netz Toleranz +5 V/+12 V RESET Power Good Netz Toleranz +5 V/ +12 V RESET Power Good T e RE a T RA > 150 ms < 450 ms sek. Spannung bis Power Good RESET nach Power Good bei Netz ein >...

  • Seite 62: Strombedarf Der Komponenten

    Netzteil Systemhandbuch Strombedarf der Komponenten Baugruppe +5 V +12 V -12 V Sonst. Grundplatine 0,08 A 0,04 A - Numerikprozessor 80387SX 0,25 A Modulprogrammierung 0,35 A 0,01 A - S/W-LCD-Display mit Hinterleuchtung 0,03 A 0,6 A 24 V/50 mA Farb-LCD-Display m.Hinterleuchtung 0,1 A 1,9 A L2 - Anschaltung...

  • Seite 63: Steckerbelegungen

    Systemhandbuch Netzteil Steckerbelegungen Peripheriestecker X1 Bild 3.3: Peripheriestecker X1 -24 V 6poliger Stecker (grün); Draufsicht auf Stifte 12 V 12 V 3 - 5 C79000-B8500-C073-01...
  • Seite 64 Netzteil Systemhandbuch Bild 3.4: Grundplatine X2 D-Buchsenleiste mit Hochstromkontakten (Draufsicht auf Buchse) +5 V reserviert Reset Power Good 24 V pot. frei 0 V pot. frei 0 V Sense(5 V) O 0 V Sense (12 V) 5 V Sense 12 V Sense -5 V 12 V reserviert...

  • Seite 65: Speicher- Und Peripherieadressen

    Systemhandbuch Speicher- und Peripherieadressen Speicher- und Peripherieadressen Bei der Aufteilung der Adreßräume wird unterschieden zwischen Speicheradreßraum und • Peripherieadreßraum. • Angesprochen werden diese Bereiche durch unterschiedliche Schreib-Lese-Signale (I/O WR, I/O RD, MEMR, MEMW). Die folgenden Tabellen geben einen Überblick über die belegten Adreßbereiche. Weitere Informationen entnehmen Sie bitte der Beschreibung der einzelnen Funktionsgruppen.
  • Seite 66 Speicher- und Peripherieadressen Systemhandbuch Peripherie- Baustein/Baugruppe Verwendeter Adreßbelegung Hardware Interrupt 0000 H-001F H DMA-Controller 1 (ISA-Bus-Controller: 8237) 0020 H-0021 H Interrupt-Controller 1 (ISA-Bus-Contr.: Master 8259) 0022 H-003F H unbenutzt 0040 H-005F H Timer (ISA-Bus-Controller: 8254) IRQ 0 0060 H-0064 H Tastatur-Controller (COMBO I/O-Chip: 8042) IRQ 1 0061 H Port B: Timer/Lautspr./Parität Systembus/ -RAM...
  • Seite 67 Systemhandbuch Speicher- und Peripherieadressen Peripherie- Baustein/Baugruppe Verwendeter Adreßbelegung Hardware Interrupt 02F8 H-02FF H Serielle Schnittstelle 2 (Maus) IRQ 3 0300 H-031F H reserviert (Modulprogrammierung) 0320 H-033F H unbenutzt (XT:320-32F: Fixed Disk) 0340 H-035F H HIGRAPH (CPU-) Host-Interface IRQ x 0360 H-036F H reserviert (IBM-PC-Net) 0370 H-0377 H reserviert (Floppy-Controller 2) 0378 H-037F H Parallelschnittstelle 1 IRQ 7...

  • Seite 68: Controlports B,C,D

    Speicher- und Peripherieadressen Systemhandbuch Controlports B,C,D: Port B Adr. 0061 H BEDEUTUNG 1: RAM-Paritätsfehler steht an 1: Systembus-Paritätsfehler steht an Timer OUT2 1: bei jedem 2. Speicher-Refresh-Zyklus 0: Systembus-Paritätsprüfung ist freigegeben 1: Reset eines Systembus-Paritätsfehlers. Dieses Bit wird ebenfalls zur CGA-Emulation und während der Systembuskonfiguration benutzt.
  • Seite 69 Systemhandbuch Speicher- und Peripherieadressen Port D Adr. 0065 H BEDEUTUNG Freies Merkerbit unbenutzt NMI (PF) 0b = Normalbetrieb 1b = NMI wurde durch Netzausfallwarnung ausgelöst Freies Merkerbit unbenutzt HIGRAPH-Adreßraum 0b = GSP-Adresse I/O 340 H 1b = GSP-Adresse I/O 350 H HIGRAPH-Interrupt 0b = GSP-Interrupt IRQ 11 1b = GSP-Interrupt IRQ 12...
  • Seite 70 Speicher- und Peripherieadressen Systemhandbuch 4 - 6 C79000-B8500-C073-01...

  • Seite 71: Arithmetikprozessor 80387Sx

    Systemhandbuch Arithmetikprozessor 80387SX Arithmetikprozessor 80387SX Arbeitsweise Für die schnelle und genaue Ausführung von numerischen Funktionen läßt sich der Arithmetikprozessor 80387SX in das PG 730 einsetzen. Der 80387SX ergänzt die CPU (Prozessor 80386SX) um zusätzliche Datentypen, Register und Befehle. Die Architektur des Arithmetikprozessors und die Funktionsweise der Compiler/Linker der üblichen Programmiersprachen sorgen dabei selbsttätig für die Koordination beider Prozesso- ren.

  • Seite 72: Register

    Arithmetikprozessor 80387SX Systemhandbuch 5.1.2 Register Arithmetische Berechnungen werden im Registerstapel des 80387SX ausgeführt. Die acht 80 bit langen Register bieten eine Kapazität, die 40 Registern einer 16-bit-CPU entsprechen. Damit lassen sich Konstanten und Zwischenergebnisse intern abspeichern, ohne den externen Bus zu belasten. Die Register lassen sich als Registerstapel ansprechen, wobei Befehle implizit mit einem oder den beiden oberen Registern arbeiten.

  • Seite 73: Software-Emulator

    Systemhandbuch Arithmetikprozessor 80387SX Auf Hochsprachenniveau bieten z.B. verschiedene C-Compiler Zugriff auf viele Funk- tionen des 80387SX, ohne daß der Programmierer etwas von der Architektur des Chips wissen muß. Zwei Eigenschaften des 80387SX vereinfachen die Programmierung numerischer Probleme: Der Arithmetikprozessor wird direkt von den Befehlen angesprochen. Eine •...

  • Seite 74: Aufbau Des Arithmetikprozessors

    Arithmetikprozessor 80387SX Systemhandbuch Aufbau des Arithmetikprozessors Der 80387SX kann als Prozessorerweiterung zum 80386SX, gemäß Bild angeschlos- sen werden. Die Datenkanal-Steuersignale PRQNPX, BSYNPX und ERRNPX ermög- lichen es dem Arithmetikprozessor, Daten und Befehle von der CPU zu erhalten. BSYNPX zeigt an, daß der Numerikprozessor damit beschäftigt ist, ein Kommando abzuarbeiten.
  • Seite 75 Systemhandbuch Arithmetikprozessor 80387SX 80387SX 82C320 ERRNPX READYO Daten D0-15 RESNPX BSYNPX PRQNPX System- Controller PRQCPU 80386SX BSYCPU_N D0-15 READY & Bild 5.1: Hardware-Verbindungen zwischen den Prozessoren 5 - 5 C79000-B8500-C073-01...

  • Seite 76: Architektur Des Prozessors

    Arithmetikprozessor 80387SX Systemhandbuch Der Arithmetikprozessor kennt sechs verschiedene EXCEPTION-Bedingungen. Falls die passende EXCEPTION-Maske im Arithmetikprozessor nicht gesetzt ist, wird vom Arithmetikprozessor ein /ERROR-Signal ausgegeben. Mit diesem /ERROR-Signal wird ein Hardware-Interrupt 13 ausgelöst und gleichzeitig das /BUSY-Signal ausgegeben. Das /BUSY-Signal kann mit einem Schreibbefehl auf das Port 00F0 H mit dem Datum 00 H zurückgesetzt werden.
  • Seite 77 Systemhandbuch Arithmetikprozessor 80387SX Daten-Schnittstelle Bus- Gleitpunkteinheit und Steuereinheit Steuerlogik Datenbus-Schnittstelle Datenanpassung und interrner Datenbus Überprüfung der Operanden Steuerwort Statuswort Operandenregister Exponenten- (A und B) Register- Addierer (16 bit) statuswort Mantissenaddierer Operand B Exp. (68 bit) + Daten-FIFO Summenregister Register (16 bit) Daten- 2,5 x 32 bit Treiber...
  • Seite 78 Arithmetikprozessor 80387SX Systemhandbuch Wenn die Initialisierung vorüber ist, setzt der 80386SX das Programm fort, während der 80387SX die ESC-Anweisung ausführt. In 8086/8087-Systemen wird diese Synchronisation erreicht, indem eine WAIT-Anweisung vor einer ESC-Anweisung ein- gefügt wird. Für die meisten ESC-Anweisungen benötigt der 80387SX keine WAIT-An- weisung vor dem ESC-Operationscode.

  • Seite 79: Leerkapitel

    Systemhandbuch Leerkapitel Leerkapitel 6 - 1 C79000-B8500-C073-01...
  • Seite 80 Leerkapitel Systemhandbuch 6 - 2 C79000-B8500-C073-01...

  • Seite 81: Rom-Bios

    Systemhandbuch ROM-BIOS ROM-BIOS Einführung Das BIOS (Basic Input/Output System) befindet sich innerhalb des ROM-Bereichs (ROM-BIOS) und stellt Steuerfunktionen für die wichtigsten I/O- bzw. Peripherie- einheiten zur Verfügung. So sind beispielsweise Routinen für Datum und Uhrzeit, Bestimmung des vorhandenen Systemspeichers, Ausgaben zum Sichtgerät oder Drucker vorhanden.
  • Seite 82 ROM-BIOS Systemhandbuch den Aufrufer zurückliefern. Angaben über die Verwendung der Register enthalten die Beschreibungen der wichtigsten ROM-BIOS-Routinen. Vom ROM-BIOS belegter Systemspeicher (RAM) Das ROM-BIOS benutzt einen Teil des Systemspeichers für spezielle Funktionen. Der Bereich 400 H...4FF H dient zur Ablage interner Daten. So enthält der Bereich von 400 H bis 407 H alle Basisadressen der installierten seriellen Schnittstellen und der Bereich von 408 H bis 40F H die Basisadressen der installierten parallelen Schnitt- stellen.

  • Seite 83: Rom-Bios-Interrupt Übersicht

    Systemhandbuch ROM-BIOS ROM-BIOS-Interrupt Übersicht Der nachfolgende Abschnitt ist ein Orginalauszug aus dem ROM-BIOS; er wurde daher nicht übersetzt. Bitte haben Sie Verständnis für diese Entscheidung. The following figure shows the interrupts with their addresses and functions. address int name divide by zero INT ERROR single step INT ERROR...
  • Seite 84 ROM-BIOS Systemhandbuch The following figure shows DOS reserved interrupts. address function 80-83 DOS program terminate 84-87 DOS function call 88-8B DOS terminate address 8C-8F DOS Ctrl break exit address 90-93 DOS fatal error vector 94-97 DOS absolute disk read 98-9B DOS absolute disk write 9C-9F DOS terminate, fix in storage...
  • Seite 85 Systemhandbuch ROM-BIOS vectors with special meanings interrupt 15–cassette I/O : this vector points to the following functions: – device open; device closed – program termination – joystick support – system request key pressed – wait – move block – extended memory size determination –...
  • Seite 86 ROM-BIOS Systemhandbuch Interrupt 1B--Break Address: this vector points to the code that will be executed when the Ctrl and Break keys are pressed on the keyboard. The vector is invoked while responding to keyboard interrupt, and control should be returned through an IRET instruction. The power-on routines initialize this vector to point to an IRET instruction so that nothing will occur when the Ctrl and Break keys are pressed unless the application program sets a different value.
  • Seite 87 Systemhandbuch ROM-BIOS 128 code points, this vector must be established to point at a table of up to 1 Kb, where each code point is represented by 8 bytes of graphic information. At power-on time, this vector is initialized to 000:0, and the user must change this vector if the additional code points are required.
  • Seite 88 ROM-BIOS Systemhandbuch I N T 1 0 *) video_IO these routines provide the crt interface the following functions are provided (ah) = 0 set mode (al) contains mode value (al) = 0 40x25 bw (power on default) (al) = 1 40x25 color (al) = 2 80x25 bw (al)
  • Seite 89 Systemhandbuch ROM-BIOS (ah) = 6 scroll active page up (al) = number of lines, input lines blanked at bottom of window al = 0 means blank entire window (ch,cl) = row, column of upper left corner of scroll (dh,dl) = row, column of lower right corner of scroll (bh) = attribute to be used on blank line (ah) = 7...
  • Seite 90 ROM-BIOS Systemhandbuch for characters contained on the same row, continuation to succeeding lines will not produce correctly. graphics interface (ah) = 11 set color pallette (bh) = pallette color id being set (0-127) (bl) = color value to be used with that color id note: for the current color card, this entry point has meaning only for 320x200 graphics.
  • Seite 91 Systemhandbuch ROM-BIOS (ah) =15 current video state returns the current video state (al) = mode currently set ( see ah=0 for explanation) (ah) = number of character columns on screen (bh) = current active display page (ah) =16 set palett / color registers (ah) =17 load character generator (ah) =18...
  • Seite 92 ROM-BIOS Systemhandbuch I N T 1 1 equipment determination this routine attempts to determine what optional devices are attached to the system. input no registers output (eax) is set, bit significant, to indicate attached i/o bit 31 ... 16 not used bit 15,14 = number of printers attached bit 13,12 not used bit 11,10,9 = number of rs232 cards attached...
  • Seite 93 Systemhandbuch ROM-BIOS I N T 12 memory_size_determine this routine returns the amount of memory in the system as determined by the post routines. input no registers output (ax) = number of continuous 1k blocks of memory 7 - 13 C79000-B8500-C073-01...
  • Seite 94 ROM-BIOS Systemhandbuch I N T 1 3 fixed disk I/O-Interface this interface provides access to fixed disks input (ah = hex value) (ah)=00 reset disk (dl = 80h,81h) / diskette (ah)=01 read the status of the last disk operation into (al) note: dl <...
  • Seite 95 Systemhandbuch ROM-BIOS note: high 2 bits of cylinder number are placed in the high 2 bits of the cl register (10 bits total) (al) - number of sector (maximum possible range 1-80h, for read/write long 1-79h) (es:bx) - address of buffer for reads and writes, not required for verify) output ah = status of current operation...
  • Seite 96 ROM-BIOS Systemhandbuch I N T 1 3 diskette I/O this interface provides access to the 5 1/4" and 3 1/2" diskette drives 320/360k and 1.2m diskette drives and 720k and 1.44m diskette drives supported ROMDATA are relative to segment 40h: 40:10 Number of devices installed 40:3E Drive status 40:3F Motor status...
  • Seite 97 Systemhandbuch ROM-BIOS INPUT: = 01H - Read status of previous operation = Drive number (0 - 1), bit 7=0 for floppy OUTPUT: Carry set - Status non 0 AH value on stack = status, refer to reset diskette system for status INPUT: = 02H - Read sector(s) from diskette = Drive number (0 - 1), bit 7=0 for floppy...
  • Seite 98 ROM-BIOS Systemhandbuch INPUT: AH = 03H - Write sector(s) to diskette DL = Drive number (0 - 1), bit 7=0 for floppy DH = Head number (0 - 1 ) CH = Track number CL = Sector number AL = number of sectors ES:BX = address of buffer OUTPUT: Carry set - Status non 0 AL = number of sectors transferred...
  • Seite 99 Systemhandbuch ROM-BIOS There must be one entry for every sector on the track. This information is used to find the requested sector during read/write access. Prior to formatting a diskette, function call 17 of this routine must be invoked to set the diskette type that is to be formatted. In order to format 320/360k media in either a 320/360k or 1.2m diskette drive the gap length for format parameter of disk_base must be changed to 050h.
  • Seite 100 ROM-BIOS Systemhandbuch INPUT: AH = 15H- Read Drive type DL = Drive number (0 - 1), bit 7=0 for floppy OUTPUT: Carry set - invalid drive number AH = status = 00H - drive not present 01H - diskette, no change line present 02H - diskette, change line present 03H - fixed disk drive installed Status byte 40:41 = status = AH...
  • Seite 101 Systemhandbuch ROM-BIOS I N T 1 4 rs232_I/O this routine provides byte stream I/O to the communications port according to the parameters: (ah) = 0 initialize the communications port (al) has parameters for initialization: al: Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 word length 10 - 7 bits 11 - 8 bits...
  • Seite 102 ROM-BIOS Systemhandbuch (ah) = 2 receive a character in (al) from communication line before returning to caller. (dx) has serial port number (valid values are 0,1,2,3) on exit, ah has the current line status, as set by the status routine, except that the only bits left on are the error bits (7,4,3,2,1) if ah has bit 7 on (time out) the remaining bits are not predictable.
  • Seite 103 Systemhandbuch ROM-BIOS I N T 1 5 input - cassette I/O functions (ah) = 00 : Motor on (ah) = 01 : Motor off (ah) = 02 : Read cassette (ah) = 03 : Write cassette returns for these functions always (ah) = 86h, cf = 1 if cassette port not present input - unused functions (ah) = 04 through 4e...
  • Seite 104 ROM-BIOS Systemhandbuch extensions (ah) = 80h device open (bx) device id (cx) process id on return: ah = 0; cf=clear if successful ah = status; cf=set if unsuccessful (ah) = 81h device close (bx) device id (cx) process id on return: ah = 0;...
  • Seite 105 Systemhandbuch ROM-BIOS (ah) = 85h system request key pressed (al) = 00 make of key (al) = 01 break of key on return: ah = 0; cf=clear if successful ah = status; cf=set if unsuccessful (ah) = 86h wait (cx,dx) (High-,Low-Byte) number of microseconds to elapse before return to caller on return: cf=clear if successful (wait performed)
  • Seite 106 ROM-BIOS Systemhandbuch ES:SI offset Dummy Upper 8 Bits of Descriptor Destination Address (Filled by BIOS) Protection Bits Upper 4 Bits of Length Protection Bits Pointer to GDT (Filled by BIOS) Lower 24 Bits of Destination Destination Address Address Memory Descriptor Source Address Memory Lower 16 Bits of...
  • Seite 107 Systemhandbuch ROM-BIOS (ah) = 88h extended memory size determine on return: (ax) = number of contignous 1K blocks of extended memory (starting at address 10 0000h) (ah) = 89h processor to protected mode (bh)= interrupt number for IRQ 0 (bl)= interrupt number for IRQ 8 (ES:SI)= Pointer to GDT built by user on return: ah=0;...
  • Seite 108 ROM-BIOS Systemhandbuch I N T 1 6 keyboard I/O these routines provide keyboard support input: (ah) = 00H - return keyboard input Input: =ROM data segment (0040h) Output: AL = ASCII CHARACTER = SCAN CODE (ah) = 01H - return keyboard status Input: = ROM data segment (0040h) Output: AL...
  • Seite 109 Systemhandbuch ROM-BIOS I N T 17 printer_I/O these routines provide communication with the printer input: (dx) = printer to be used (0,1,2) (ah) = 0 print the character in (al) on return, ah=1 if character could not be printed (time out) other bits set as on normal status call (ah) = 1 initialize the printer port on return in (ah) the printer status...
  • Seite 110 ROM-BIOS Systemhandbuch I N T 1A time_of_day this routine allows the clock to be set/read input (ah) read the current clock setting returns cx = high portion of count dx = low portion of count al = 0 if timer has not passed 24 hour since last read.
  • Seite 111 Systemhandbuch ROM-BIOS ch = hours in bcd cl = minutes in bcd dh = seconds in bcd) (ah) reset the alarm note: for ah = 2, 4, 6 - cy flag set if clock not operating for ah = 6 - cy flag set if alarm already enabled note: for the alarm function (ah = 6) the user must code a routine and place the correct address in the vector table for int 4ah 7 - 31...

  • Seite 112: Akustische Meldungen

    ROM-BIOS Systemhandbuch Akustische Meldungen Nach dem Einschalten des PG 730 führt die BIOS-Firmware einen Power On Self Test (POST) durch. Tritt noch zu Beginn des Selbsttests ein gravierender Fehler (fatal error) auf, ertönt eine Folge von Pieptönen und der Bildschirm bleibt dunkel. In manchen Fällen, wenn der Selbsttest schon weit genug fortgeschritten ist, erscheint zusätzlich zu der akustischen Signalfolge eine Fehlermeldung auf dem Bildschirm.
  • Seite 113 Systemhandbuch ROM-BIOS Signalfolge Port 80H Fehlerbeschreibung 2-1-1 10 H 64 kbit RAM-Fehler Bit 0 2-1-2 11 H 64 kbit RAM-Fehler Bit 1 2-1-3 12 H 64 kbit RAM-Fehler Bit 2 2-1-4 13 H 64 kbit RAM-Fehler Bit 3 2-2-1 14 H 64 kbit RAM-Fehler Bit 4 2-2-2 15 H...
  • Seite 114 ROM-BIOS Systemhandbuch Nicht fatale Fehler Signalfolge Fehlerbeschreibung Port 80 H 4-2-1 Zeit wird nicht gezählt 34 H 4-2-2 Fehler beim Ausschalten 35 H 4-2-3 Gate A20 Fehler 36 H 4-2-4 Unerwarteter Interrupt im Protected Mode 37 H 4-3-1 Fehler in der Adreßleitung bei 38 H Speicheradresse 0001 0000 H - 000A 0000 H 4-3-3...

  • Seite 115: Programmteil Setup

    Systemhandbuch ROM-BIOS Programmteil SETUP Im ROM-BIOS befindet sich ein Programm "SETUP". Dieses Programm wird dazu benutzt, um Informationen über den Aufbau des Systems in den batteriegepufferten Speicher in Ihren Computer zu übertragen. Dieser Speicher wird Systemkonfigurations- register genannt, besteht aus einem Teil des CMOS-RAM des Uhrenbausteins und ist insgesammt 114 byte lang.
  • Seite 116 ROM-BIOS Systemhandbuch Phoenix SETUP Utility (version 1.00) 03 (c) Phoenix Technologies Ltd. 1985, 1991 All Rights Reserved ** Standard System Parameters ** Page 1 of 2 System Time: 17:36:23 System Date: Nov 04, 1991 Diskette A: 3.5", 1.44 MB Diskette B: Not Installed Sec Size 873 36...
  • Seite 117 Bedienhinweise. Die Speichergrößen und die "ARCNET Node No." werden durch direkte Zahleneingabe verändert. Im Hinweisfeld "Value" erscheint dann statt "+/-" "Numeric". Als Festplattenlaufwerk wird von Siemens angeboten: 40 Mbyte = Typ 17 100 Mbyte = Typ 33 Die Laufwerskapazität berechnet sich aus: Kapazität in Byte (Size)
  • Seite 118 ROM-BIOS Systemhandbuch Bemerkung Zylin- Lese- Vorkom- Landezone Sekto- köpfe pensation (Cyl) (Hd) (Pre) (LZ) 1024 1023 1072 1072 unbenutzt 70 Mbyte 1023 1023 1024 1023 IDE-Laufwerk 50 Mbyte IDE-Laufwerk 200 Mbyte 1020 1024 IDE-Laufwerk 100 Mbyte unbenutzt 1024 1024 1024 1024 1024 40 Mbyte...
  • Seite 119 Systemhandbuch ROM-BIOS Diskettenlaufwerke Die Auswahlmöglichkeiten für Diskette A (B) : Not Installed 5,25", 360 kbyte 5,25", 1,2 Mbyte 3,5", 720 kbyte 3,5", 1,44 Mbyte Standardeinstellung für Laufwerk A im PG 730 Ist das Laufwerk nicht eingebaut, so wird "Not Installed" eingetragen. ☞...
  • Seite 120 ROM-BIOS Systemhandbuch Monitor Bei der Auswahlmöglichkeit "Video Card" können Sie eine Auswahl aus 4 Typen treffen. Zugelassen sind folgende Monitore: EGA/VGA (hochauflösender Farbbildschirm) CGA40 Color Graphic (40 columns); (Farbbildschirm mit 40 Spalten im Alpha-Mode) CGA80 Color Graphic (80 columns); (Farbbildschirm mit 80 Spalten im Alpha-Mode) MONO Monochrome (S/W-Bildschirm) Not Installed...
  • Seite 121 Speicherbereich: Register 0 bis 0F H im Speicherbereich 0E080:0000 H bis 0E080:000F H der Telegrammpuffer liegt im Speicherbereich 0E000:0000 H bis 0E000:07FF H Diese Einstellung wird für die SIEMENS Standardsoftware wie zum Beispiel FTARC, MSNET, FLEXNET und PGNET benötigt. –...
  • Seite 122 ROM-BIOS Systemhandbuch NUM LOCK on at boot Die NUM LOCK-Funktion der Tastatur wird bei der Angabe YES nach dem System- hochlauf (Boot-Vorgang) automatisch aktiviert. Bei Tastaturen mit einem abgesetzten Cursorblock erhält man so eine Bedienungserleichterung. Da bei der PG-Tastatur dieser abgesetzte Cursorblock fehlt, ist hier NO einzutragen. ☞...
  • Seite 123 Systemhandbuch ROM-BIOS Feature Control Mit Hilfe der Taste 9 des Nummernfeldes (PgUp) gelangen Sie in ein zweites Menü des SETUP-Programms. Damit wird das Laden des BIOS in den 16-bit-Speicher gesteuert. Die Einstellung Enable gibt dieses Feature für den angegebenen Speicherbereich frei. Mit Disable ist es gesperrt.
  • Seite 124 ROM-BIOS Systemhandbuch 7 - 44 C79000-B8500-C073-01...

  • Seite 125: Dma-Steuerung

    Systemhandbuch DMA-Steuerung DMA-Steuerung DMA-Controller Zum schnellen Datentransfer zwischen Systemspeicher und/oder Ein-/Ausgabekompo- nenten besitzt das PG 730 7 DMA-Kanäle. Die Steuerung der DMA-Zugriffe übernimmt der ISA-Bus-Controller; in ihm sind 2 zum INTEL-Baustein 8237 kompatible DMA-Con- troller als DMA 1 und DMA 2 integriert. Jeder dieser Bausteine realisiert 4 DMA-Kanäle. Einer dieser insgesamt 8 Kanäle ist jedoch nicht frei benutzbar, da er zur Kaskadierung verwendet wird.

  • Seite 126: Verfügbarkeit Für E/A-Komponenten

    DMA-Steuerung Systemhandbuch Verfügbarkeit für E/A-Komponenten Die DMA-Kanäle 0, 1, 3, 5, 6, 7 sind auf die Peripheriesteckplätze geführt und können somit von Erweiterungsbaugruppen benutzt werden. Funktionsweise 8.5.1 DMA 1-Kanäle/ Byte Die DMA-Kanäle 0...3 sind für Bytetransfers vorgesehen. Über diese sind 8-bit-Zugriffe von/auf 8-bit-Ein-/Ausgabekomponenten sowie 8-bit-Zugriffe auf den Systemspeicher möglich.

  • Seite 127: I/O-Adressen Der Dma-Steuerung

    Systemhandbuch DMA-Steuerung der Anfangsadresse des gewünschten 64-kbyte-Wortspeicherbereichs in das Seitenregister eingetragen werden, bevor der DMA-Zugriff gestartet wird. Die Block- grenzen müssen dabei immer auf geraden Adressen liegen. 8.5.3 I/O-Adressen der DMA-Steuerung Funktion DMA 1/ DMA 2/ DMA 1 DMA 2 Zugriff Byte Wort...

  • Seite 128: Seitenregister

    DMA-Steuerung Systemhandbuch Beim Programmieren der DMA-Kanäle ist zu beachten: • Die DMA 2-Kanäle (Wort, 16 bit) werden zum Programmieren byteweise auf den geraden I/O-Adressen angesprochen. • Die DMA 1-Kanäle (Byte, 8 bit) werden zum Programmieren byteweise auf den I/O-Adressen angesprochen. •...

  • Seite 129: Konfiguration Der Asic

    Systemhandbuch Konfiguration der ASIC Konfiguration der ASIC Auf der Grundplatine des PG 730 werden unter anderem die nachfolgend aufgeführten hochintegrierten ASIC verwendet: System-Controller ISA-Bus-Controller COMBO I/O-Chip Diese Bausteine müssen nach jedem Einschalten (Netz EIN) neu konfiguriert werden. Die Konfiguration erfolgt über eine im ROM-BIOS hinterlegte Programmroutine. Übersicht Die Parametrierung des System- und des ISA-Bus-Controllers erfolgt über die zwei I/O-Adressen.
  • Seite 130 Konfiguration der ASIC Systemhandbuch Baustein Indexwert Funktion System- VERSION :Versionsnummer Controller COMPAT :Kompatibilität zum ISA-Bus-Controller SLTPTR :Höchste Adresse des Onboard-Speichers RAMMAP :Speicherausbau RAMMOV :Speicher-Mapping RAMSET :Speicherkonfiguration REFECTL :Refresh-Parametrierung RASTMA :RAS-Timing Bank A CASTMA :CAS-Timing Bank A RASTMB :RAS-Timing Bank B CASTMB :CAS-Timing Bank B EMSEN1...
  • Seite 131 Systemhandbuch Konfiguration der ASIC Für die Registerinhalte gilt • Nach der Spannungswiederkehr werden die konfigurierbaren Bausteine mit einem internen Logikschaltkreis auf definierte Werte gesetzt, die eine AT–kompa- tible Funktion gewährleisten. • Die Standardwerte bringen das PG 730 in eine minimal funktionsfähige Konfigu- ration.

  • Seite 132: Standard-Bios-Konfiguration

    Konfiguration der ASIC Systemhandbuch Standard-BIOS-Konfiguration Parameter des System-Controllers Register Eintrag Index Wert Bedeutung 00 H E2 H Versionsnummer 01 H FF H reserviert 02 H 40 H 4 Mbyte-Onboard-RAM * 03 H 67 H RAM Bank 0 und 1 bestückt, 4 Mbyte * 04 H F0 H Bank A = Bank 0 und 1*...
  • Seite 133 Systemhandbuch Konfiguration der ASIC Parametrierung des ISA-Bus-Controllers Register Eintrag Index Wert Bedeutung 80 H F6 H Versionsnummer 81 H 7C H 1 ROM Waitstate, 3 DMA-Clocks (8 Bit), 2 DMA-Clocks (16 bit) 82 H 3E H Extended DMA disabled 83 H 7F H reserviert 84 H...
  • Seite 134 Konfiguration der ASIC Systemhandbuch 9 - 6 C79000-B8500-C073-01...

  • Seite 135: Interrupt-Behandlung

    Systemhandbuch Interrupt-Behandlung Interrupt-Behandlung Der Mikroprozessor 80386SX im PG 730 hat zwei Hardware-Interrupt-Eingänge: Maskierbarer Interrupt INTR (Pin 40) • Die Bearbeitung der Interrupt-Signale läßt sich durch ein Bit im Flag-Register des Mikroprozessors 80386SX freigeben/sperren. Mit den Assembler-Befehlen STI (set interrupt flag) und CLI (clear interrupt flag) wird eine Reaktion der CPU auf das INTR-Signal freigegeben bzw.

  • Seite 136: Priorität

    Interrupt-Behandlung Systemhandbuch 10.1.1 Priorität Die Priorität der Interrupts verläuft in umgekehrter Reihenfolge wie die Numerierung. Der Interrupt IRQ 0 hat die höchste, der Interrupt IRQ 7 die niedrigste Priorität. Für die Auslösung von IRQ 2, hat Interrupt IRQ 8 die höchste und IRQ 15 die niedrigste Priorität.

  • Seite 137: Interrupt-Maskenregister

    Systemhandbuch Interrupt-Behandlung 10.1.2 Interrupt-Maskenregister Die einzelnen Interrupts können vom Anwender über die Interrupt-Maskenregister der Interrupt-Controller gesperrt bzw. freigegeben werden. Die I/O-Adresse des Maskenregisters vom Master-Controller lautet 21 H, vom Slave-Controller A1 H. Auf die Register kann nach dem Systemanlauf mit den Assembler-Befehlen IN bzw. OUT zugegriffen werden.
  • Seite 138 Interrupt-Behandlung Systemhandbuch eintreffenden Interrupt verzweigt der Prozessor dann zur Interrupt-Routine mit der eingetragenen Startadresse (Tabelle). Hardware- Software-Interrupt- Offset-Adresse Segment-Adresse Interrupt (IRQ) vektor (INT) 08 H 20 H 22 H 09 H 24 H 26 H 0A H 28 H 2A H 0B H 2C H 2E H...

  • Seite 139: Nmi-Signal

    Systemhandbuch Interrupt-Behandlung 10.2 NMI-Signal Der nicht-maskierbare Interrupt (NMI) wird beim PG 730 durch folgende Interrupt-Quel- len angesprochen (Bild): RAM-Paritätsfehler auf der Grundplatine • Paritätsfehler bei einem Eingabe-/Ausgabe-Kanal • Netzausfall über das Signal Power Good • Durch die Erkennung des Netzausfalls über PF (Port D Bit 6) kann mit Hilfe des NMI eine Rettroutine angestoßen werden, die wichtige Daten auf Festplatte sichert.
  • Seite 140 Interrupt-Behandlung Systemhandbuch Um eine größere Flexibilität der Hardware zu erreichen, ist beim PG 730 auch der NMI maskierbar. Das NMI-Signal kann nur über direkte Output-Befehle auf die Adresse 70 H maskiert werden. Man verwendet folgende Assembler-Befehle: AL, 80H 70H, AL NMI gesperrt (Signal ENABLE NMI nicht aktiviert) PUSH Dumy-Zugriff, damit Erholzeit bei I/O-Zugriffen eingehalten...
  • Seite 141 Systemhandbuch Interrupt-Behandlung Um die Ursache eines aufgetretenen NMI ermitteln zu können, enthält das PG 730 zwei Statusbits innerhalb des Ports B. Diese Bits sind jedoch nur gültig, wenn die betreffende Statusleitung freigegeben ist. Das Bild erläutert die Bedeutung dieser Bits (siehe auch Kapitel Tonerzeugung).

  • Seite 142: Zusammenfassung Der Hardware-Interrupts

    Interrupt-Behandlung Systemhandbuch 10.3 Zusammenfassung der Hardware-Interrupts RAM-Parität; E/A-Kanalparität, Power Good **) IRQ 0 Timer-Ausgang 0, Peripherie-Controller intern IRQ 1 Tastatur (Ausgabepuffer voll) IRQ 2 Int. von Controller INTC2, Peripherie-Controller intern IRQ 3 Mausschnittstelle *) IRQ 4 V.24/V.28-Schnittstelle *) IRQ 5 Parallelschnittstelle / (ARCNET), (BAM) *) IRQ 6 Floppy *)

  • Seite 143: Tonerzeugung

    Systemhandbuch Tonerzeugung Tonerzeugung Im PG 730 werden akustische Signale mit Hilfe des Timer-Bausteins 8254-2, der im ISA-Bus-Controller (82C331) integriert ist, erzeugt. Der Timer-Baustein enthält drei Zähler. Die Zähler 0 und 1 sind reserviert. Für akustische Signale verwendet man das Ausgangssignal von Zähler 2. Der Zähler läßt sich so programmieren, daß beispielsweise Rechtecksignale ausgegeben werden.
  • Seite 144 Tonerzeugung Systemhandbuch 11 - 2 C79000-B8500-C073-01...

  • Seite 145: Identifikation

    Per Software kann der einzelne Erweiterungssteckplatz gezielt angewählt werden, um Informationen über die dort gesteckten Baugruppen abzurufen. Folgende Informationen können von SIEMENS-Baugruppen abgefragt werden: – wieviele Baugruppen und von welchem Typ sind gesteckt (jede Baugruppe erhält eine eindeutige Identnummer) –...
  • Seite 146 Identifikation PG 730 Systemhandbuch Die Information kann u.a. verwendet werden, um – Software zu schützen – Treiber automatisch zu parametrieren – per Diagnose-Software Fehleinstellungen aufzuzeigen. Die Identifikation kann für jede Baugruppe individuell vereinbart und durchgeführt werden. Auf eindeutige Identnummernzuweisung ist dabei zu achten. Es sind ver- schiedene Leistungsstufen möglich: Stufe 0 Eine Identifikation ist nicht möglich.

  • Seite 147: Port C

    Systemhandbuch Identifikation PG 730 stellung automatisch parametrieren. Für eine parametrierbare Anschaltung muß je- weils ein individuelles Parametrierprogramm zur Verfügung stehen. Die Stufe 3 wird nur in speziellen Fällen realisiert, weil die Parametrierung zunächst nur mit dem PG 730 und PG 750 durchgeführt werden kann. 12.1 Port C Über Port C auf der Grundbaugruppe (I/O-Adresse 0063 H) erfolgt die I/O-Adreß-...

  • Seite 148: Ident-Code

    Identifikation PG 730 Systemhandbuch Mit Hilfe von Port C/Bit 3 kann ein eigener I/O-Adreßraum aufgemacht werden, in dem dann von der Hardware die Steckplätze ab der I/O-Adresse 10000 H ange- sprochen werden. Die CPU sieht dabei nach wie vor nur ihren 64 kbyte I/O-Adreß- raum! Für die Identifikation sind vorzugsweise die I/O-Adressen 10000 H bis 1001F H zu verwenden, um Konflikte mit Fremdbaugruppen zu vermeiden.
  • Seite 149 Systemhandbuch Identifikation PG 730 Bei Baugruppen, die weitere Informationsbytes bereitstellen, ist die Information folgendermaßen zu interpretieren. 7 6 5 4 3 2 1 0 I/O-Adresse 1 0001 H eingestellter Interrupt I/O-Adressauswahl Baugruppenvariante Grösse des Programmspeichers Bild 12.4: Kennung im 2. Byte (Beispiel) Es können entsprechend weitere Bytes mit zusätzlichen Informationen vorhanden sein, wie der eingestellte Interrupt, die Adresse für Interrupt-Auslösung, eingestellter DMA-Kanal, usw.

  • Seite 150: Funktionsweise, Anschaltungsteil

    Identifikation PG 730 Systemhandbuch ARC-PC (Novell-S/W) 0D-3B reserviert für künftige Anschaltungen 3C-3E reserviert für Zusatzbaugruppen L2-Anschaltung reserviert für Sonderfunktionen 12.3 Funktionsweise, Anschaltungsteil Nach dem Einschalten, bzw. bei der Konfiguration können die einzelnen Erwei- terungssteckplätze gezielt angewählt werden, um Information über die dort gesteck- ten Baugruppen abzurufen.
  • Seite 151 Systemhandbuch Identifikation PG 730 Eine Baugruppe, die die Identifikation durchführen kann, antwortet zusätzlich mit IOCHCK_N=L. Dieses Signal wird von der CPU abgefragt (Port), um zu erkennen, ob die angesprochene Baugruppe eine Identifikation durchführen kann. Bleibt IOCHCK_N=H, so kann diese Baugruppe keine Identifikation durchführen, oder es ist überhaupt keine Baugruppe auf dem Erweiterungsteckplatz gesteckt.
  • Seite 152 Identifikation PG 730 Systemhandbuch Prinzip zum Lesen der Konfiguration Alle Interrupte Sperren (CLI) NMI abschalten (OUT 70H,Bit7=0) Start bei Steckplatz 1 Start mit Ident-Adresse 0 IOCHCK loeschen und freigeben (OUT 61H,Bit 3=0..=1) Ident lesen (Steckplatznummer schreiben, Konfigbit setzen (OUT 63H, Bit 3=1), ID-Daten lesen (IN identnr.), Konfigbit löschen (OUT 63H, Bit 3=0)) IOCHCK lesen (IN 61,Bit 6) IOCHCK...

  • Seite 153: Programmbeispiel

    Systemhandbuch Identifikation PG 730 12.4 Programmbeispiel Das folgende Beispielprogramm liest die vorhandenen IDENT-Codes heraus, inter- pretiert sie und gibt das Ergebnis auf dem Monitor aus. Es ist für das Betriebssystem MS-DOS erstellt. ;***************************************************************************************** ;**** ;**** Programm zum Auslesen der ID-Codes der PG 7xx’er Baugruppen **** ;**** ****...
  • Seite 154 Identifikation PG 730 Systemhandbuch arcnet EQU 001h netz_af EQU 004h ; gsp_irq EQU 008h ; ausgabe macrostring dx, string ;ds:dx Zeiger auf String ah, 09h ;MS DOS-Systemaufruf ;INT 21h endm code segment assume cs:code,ds:daten,es:daten,ss:stack start: ax,seg stack ;Segment-Register ss,ax ;vorbesetzen ax,daten ds,ax es,ax...
  • Seite 155 Systemhandbuch Identifikation PG 730 steckplatz: ; Start mit Ident-Adresse 0 dx,00h i_adr,dx ident: ; *** IOCHCK loeschen **** al,port_b al,iochck_res call queue port_b,al ; *** IOCHCK freigeben **** al,port_b al,0ffh - iochck_res call queue port_b,al ; *** Ident lesen **** ah,s_num ;Steckplatznummer schreiben al,port_c...
  • Seite 156 Identifikation PG 730 Systemhandbuch ; *** IOCHCK lesen **** al,port_b al,iochck_bit iochck iochck_not iochck: ; *** IOCHCK=1: **** al,0ffh iochck_flag,al *** Ident-Kennung setzen **** al,s_num ah,00h bx,TYPE steckpl imul ;Offset = Index * TYPE (Steckplatz) bx,ax al,0ffh steckpl.id_kenn[bx],al *** Ident-Daten speichern **** di,i_adr steckpl.id_dat[bx+di],cl *** Ident-Adresse erhoehen ****...
  • Seite 157 Systemhandbuch Identifikation PG 730 ; *** solange bis IOCHCK=0 oder Ident-Adresse01fH goto ident **** al,iochck_flag al,al ax,01fh dx,i_adr dx,ax ident ;*** Steckplatznummer erhoehen **** al,s_num s_num,al ;*** solange bis Steckplatznummer 3 goto steckplatz **** ah,04h al,ah steckplatz ;*** IOCHCK loeschen **** al,port_b al,iochck_res call...
  • Seite 158 Identifikation PG 730 Systemhandbuch ;*** Ident auswerten **** ;*** Ueberschrift ausgeben *** ausgabe leerz ausgabe ident_text ausgabe leerz ausgabe ident_text ausgabe ident_kopf ausgabe ident_kopf2 ausgabe ident_text ausgabe mother_0 ausgabe ident_text ausgabe mother_1 ;*** beim ersten (2h) Steckplatz anfangen *** al,3h ;Index Steckplatz 1 = 3h s_num,al ;Index 0h, 1h, 2h sind reserviert...
  • Seite 159 Systemhandbuch Identifikation PG 730 al,al id_adresse id_adresse_not id_adresse: push ; *** ID-Nummer ausgeben al,steckpl.id_dat[bx] push al,id_mask ;Anzahl IDs maskieren call binasc puffer_word,dx ausgabe puffer_word ausgabe id_id ; *** Anzahl der gefundenen IDs *** al,steckpl.id_adr[bx] push call binasc puffer_word,dx ausgabe puffer_word ausgabe id_er ;...
  • Seite 160 Identifikation PG 730 Systemhandbuch ; *** Zeiger auf Interpretation setzen *** ax,ident_1 - ident_0 cl,steckpl.id_dat[bx] cl,3fh ch,ch ax,offset ident_0 bx,offset ident_x bx,ax ax,bx a1:mov dx,ax ;Kennbyte nicht ausgeben ah,09h id_adresse_end id_adresse_not: ;** Leerzeichen statt IDs *** dl,char dh,dl puffer_word,dx ausgabe puffer_word ausgabe id_id...
  • Seite 161 Systemhandbuch Identifikation PG 730 ;*** solange steckplatz 2 ausgelesen ist (Index 4h) goto ausw_stpl *** cl,05h al,cl ausw_stpl ;*** Grundboard Konfigurationsschalter lesen Port 0065H ausgabe header_port_65 al,port_d call binasc puffer_word,dx ausgabe puffer_word ausgabe header_rest al,port_d al,arcnet al,arcnet ausgabe no_arcnet_msg ausgabe _arcnet_msg b1a:in al,port_d al,prog_as...
  • Seite 162 Identifikation PG 730 Systemhandbuch b3a:in al,port_d al,gsp_irq al,gsp_irq ausgabe no_gsp_irq_msg ausgabe_gsp_irq_msg b4a:in al,port_d al,gsp_adr al,gsp_adr ausgabe no_gsp_adr_msg ausgabe_gsp_adr_msg b5a:in al,port_d al,merka al,merka ausgabe no_merka_msg ausgabe_merka_msg b6a:in al,port_d al,power al,power ausgabe no_power_msg ausgabe_power_msg b7a:in al,port_d al,merkb al,merkb ausgabe no_merkb_msg ausgabe_merkb_msg 12 - 18 C79000-B8500-C073-01...
  • Seite 163 Systemhandbuch Identifikation PG 730 b8a:nop ende: ;*** zurueck zum DOS *** ; **** beende Programm **** ah, 4ch ;MS DOS-Systemaufruf ;INT 21h ; **** Unterprogramm zum Wandeln **** ; **** von Binr- in ASCII-Code **** binasc proc bx,00h bl,al bl,0fh dh,tabelle[bx] cl,4h bl,al...
  • Seite 164 Identifikation PG 730 Systemhandbuch SLOT struc id_kenn DB 00 id_adr DB 00 id_dat DB 20H dup (0ffh) SLOT ends daten segment steckpl SLOT 7 dup () iochck_flag DB 00h s_num DB 00h i_adr DW 0000h tabelle DB "0123456789ABCDEF" Ident_0 DB 000H, "Ethernet H1 Anschaltung ",cr,lf,"$"...
  • Seite 165 Systemhandbuch Identifikation PG 730 mother_1DB"-- | -- | ---- | reserviert fuer Grundboard ",cr,lf,"$" id_st " | $" id_id " H | $" id_er " H / $" id_an " H | $" id_bg " ",cr,lf,"$" leerz DB" ",cr,lf,"$" puffer_byte DB 00h,"$"...
  • Seite 166 Identifikation PG 730 Systemhandbuch 12 - 22 C79000-B8500-C073-01...

  • Seite 167: Schnittstellen

    Systemhandbuch Schnittstellen Schnittstellen 13.1 Allgemeines Das PG 730 verfügt in der Standardausführung über zwei serielle und eine Centronics-Schnittstelle. Die Schnittstelle mit der Bezeichnung V.24/Modem COM 1 (25polig) besitzt die Norm- belegung der V.24-Übertragungssignale und zusätzlich (alternativ) die notwendigen Signale für TTY-Betrieb aktiv/passiv. Die Schnittstelle mit der Bezeichnung Maus/COM 2 (9polig) besitzt ebenfalls Signale nach der V.24-Norm.

  • Seite 168: Beschreibung Des Combo I/O-Chip 82C106

    Schnittstellen Systemhandbuch 13.2 Beschreibung des COMBO I/O-Chip 82C106 Der Baustein 82C106 ist ein I/O-Controller, der für den Einsatz in Programmiergeräten und Personal Computern entwickelt wurde. Er beinhaltet folgende Funktionseinheiten: – zwei serielle V.24 Schnittstellen, – eine Centronics-Schnittstelle, – eine Tastaturschnittstelle –...

  • Seite 169: Initialisierung Der Einzelnen Funktionsblöcke

    Systemhandbuch Schnittstellen 13.2.1 Initialisierung der einzelnen Funktionsblöcke Nach POWER ON oder einem RESET wird der Adreßdecoder im COMBO I/O-Chip vom BIOS auf die Standardadressen der COM 1, COM 2, LPT 1, Tastatur und Disketten-/ Festplattensteuerung voreingestellt. Die voreingestellten Adressen sind nachfolgend dargestellt. Schnittstelle I/O-Adresse COM 1 - V.24 Schnittstelle...
  • Seite 170 Schnittstellen Systemhandbuch Der Adreßdecoder im 82C106 kann über 26 Register parametriert werden. Da die Basisadressen der Schnittstellen jeweils 16 bit groß sind, werden sie jeweils in zwei Registern Bit 0 - 7 und Bit 8 - 15 abgelegt. In einem weiteren Register (Range- Register) wird die jeweilige Größe des Adreßfensters (Bit 0 - 4 Adreßfenster) und die Art des Datenzugriffs (Bit 5 - 7) auf diesem Adreßraum festgelegt.
  • Seite 171 Systemhandbuch Schnittstellen Adreßindex Registerbezeichnung Vorbesetzt 69 H Control-Register 0 97 H 6A H Control-Register 1 FF H 6B H COM 1 Basisadresse Bit 0 - 7 F8 H 6C H COM 1 Basisadresse Bit 8 - 15 03 H 6D H COM 1 Größe des Adreßfensters 87 H 6E H...
  • Seite 172 Schnittstellen Systemhandbuch Beispiel: Umparametrieren der COM 1-Schnittstelle. Schnittstelle COM 1 soll als Schnittstelle COM 4 (2E8 H - 2EF H) ansprech- bar sein. 170H,06BH ;Adreßindex 6BH PUSH ;Verzögerung, damit die Erholzeit im I/O-Bereich AL,80H ;eingehalten wird. 171H,0E8H ;Niederwertiges Byte der COM4 Basisadresse PUSH ;Verzögerung, damit die Erholzeit im I/O-Bereich AL,80H...
  • Seite 173 Systemhandbuch Schnittstellen Die einzelnen Bits haben folgende Bedeutung: Bit 0 Globales Freigeben/Sperren der COM 1-, LPT 1-Schnittstelle und der Dis- kettenansteuerung logisch "0" - COM 1-, LPT 1- und Diskettenschnittstelle sperren. logisch "1" - COM 1-, LPT 1- und Diskettenschnittstelle freigeben (voreingestellt) Bit 1 selektives Sperren/Freigeben der Diskettenansteuerung...
  • Seite 174 Schnittstellen Systemhandbuch Bit 7 Funktionalität der LPT 1-Schnittstelle erweitern. logisch "0" - erweiterte Funktionalität (Scanner-Betrieb). Daten können von der LPT 1-Schnittstelle gelesen und geschrieben werden. logisch "1" - normaler LPT 1-Schnittstellenbetrieb (voreingestellt). Beispiel: COM 1-Schnittstelle sperren. 0170H,069H ;Adreßindex-Control Register 0 PUSH AX ;Verzögerung, damit die Erholzeit im I/O-Bereich AL,80H...
  • Seite 175 Systemhandbuch Schnittstellen Bit 2 reserviert Bit 3 Betriebsartwahl der Selektierlogik logisch "0" - Zum Selektieren der Schnittstellen werden die vordefinierten Adressen verwendet. Beim IDE-/Winchester-Betrieb wird kein IOCS16 und IOCHRDY erzeugt. logisch "1" - Zum Selektieren der Schnittstellen werden die in Register Index 69 H - 7F H definierten Adressen verwendet.
  • Seite 176 Schnittstellen Systemhandbuch 13 - 10 C79000-B8500-C073-01...

  • Seite 177: Parallele Schnittstelle

    Systemhandbuch Parallele Schnittstelle Parallele Schnittstelle 14.1 Allgemeine Hinweise Das PG 730 verfügt über eine parallele Schnittstelle (Centronics), die sich auf der Grundplatte befindet. Die Schnittstelle kann im COMBO I/O-Chip (82C106) als Druckerschnittstelle (Centronics) oder als Scanner-Schnittstelle parametriert werden. Ist die Schnittstelle als Centronics-Schnittstelle parametriert, dann kann an ihr ein Drucker mit Centronics-Anschluß...

  • Seite 178: Adressen Der E/A-Kanäle

    Parallele Schnittstelle Systemhandbuch 14.2 Adressen der E/A-Kanäle Für die parallele Schnittstelle sind drei Adressen relevant. Zwei Adressen können gelesen und beschrieben werden, eine Adresse kann nur gelesen werden. Die Kanäle werden vom Prozessor als Ports angesprochen, d.h. mit den Assembler-Befehlen IN bzw.

  • Seite 179: Zuordnung Der Schnittstellensignale

    Systemhandbuch Parallele Schnittstelle 14.3.2 Zuordnung der Schnittstellensignale Signal Richtung /STROBE DAT 0 DAT 1 DAT 2 DAT 3 DAT 4 DAT 5 DAT 6 DAT 7 /ACK BUSY P.E. SELECT /AUTFD /ERROR /INIT /SLCTIN 18-25 Bild 14.3: Zuordnung der Schnittstellensignale E = Eingang A = Ausgang Alle Pins liefern bzw.
  • Seite 180 Parallele Schnittstelle Systemhandbuch BUSY (high active) Pin 11 Liegt diese Leitung auf High-Pegel, kann die periphere Einheit momentan keine Daten annehmen. (high active) Pin 12 Mit diesem Signal wird Papierende angezeigt. Einige Druckertypen liefern dieses Signal nicht. SELECT OUT (high active) Pin 13 High-Pegel an diesem Pin bedeutet, daß...

  • Seite 181: Zuordnung Der Schnittstellensignale Zu Den E/A-Kanälen

    Systemhandbuch Parallele Schnittstelle 14.3.4 Zuordnung der Schnittstellensignale zu den E/A-Kanälen Im Anschluß ist die Zuordnung der Bits des Daten-, Status- und Steuerregisters zu den Schnittstellensignalen angegeben. Datenregister Adresse: 0378 H Grundplatine Zugriff: Schreiben und Lesen Datenbit 0 Datenbit 1 Datenbit 2 Datenbit 3 Datenbit 4 Datenbit 5...
  • Seite 182 Parallele Schnittstelle Systemhandbuch Funktionsweise im "Drucker-Betriebs-Mode": Im "Drucker-Betriebs-Mode" der Schnittstelle werden die Daten, die in das Daten- register geschrieben werden, direkt an der Schnittstelle ausgegeben. Gleichzeitig werden die Daten in einem 8-bit-Latch gespeichert. Dieses Latch kann unter der gleichen Adresse ausgelesen werden. Funktionsweise des Datenregisters im "Scanner-Betriebs-Mode"...
  • Seite 183 Systemhandbuch Parallele Schnittstelle Statusregister Adresse: 0379 H Grundplatine Zugriff: nur Lesen Pin 11 Pin 10 Pin 12 Pin 13 Pin 15 IRQS Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 nn : Dieses Bit wird nicht verwendet. Bit 0,1: reserviert Bit 2:...

  • Seite 184: Zeitdiagramm Der Wichtigsten Signale

    Parallele Schnittstelle Systemhandbuch Steuerregister Adresse: 037A H Grundplatine Zugriff: Lesen und Schreiben INT_EN Pin 17 Pin 16 Pin 14 Pin 1 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Dieses Bit wird nicht verwendet. Bit 0: /STROBE (CLK) (aktiv log.

  • Seite 185: Ansprechen Der Schnittstellen Durch Das Betriebssystem

    Systemhandbuch Parallele Schnittstelle SELECT Daten gültig DATEN µs µs µs min.0,5 min. 0,5 min.0,5 /STROBE H µs ca.0,4 BUSY µs ca.0,8 /ACK Bild 14.5: Zeitdiagramm der wichtgsten Signale 14.3.6 Ansprechen der Schnittstellen durch das Betriebssystem Da die Druckausgabekommandos nicht schnittstellenspezifisch sind, wird an dieser Stelle auch auf Kapitel "Serielle Schnittstelle COM 1"...

  • Seite 186: Beispielprogramm

    Parallele Schnittstelle Systemhandbuch 14.3.7 Beispielprogramm TITLE ’Programm zum Umstellen des PT88i’ ;********************************************************** ;** PROGRAMM ZUM UMPARAMETRIEREN DES PT88 ;** Übersetzen mit MASM ;** Binden mit LINK ;** !! Achtung : falls der Zeichensatz nicht dem ;** ANSI - Standart entspricht, werden einige ;** unverständliche Zeichen abgebildet.
  • Seite 187 Systemhandbuch Parallele Schnittstelle call output NEWDATA: ah,01h ;DATEN VON DER CONSOLE LESEN call SYSTEM_CALL BREAK1: al,30h EXIT ONE: al,31h PT8817 ;BEI 1 UMSCHALTEN AUF 17 ZEICHEN al,32h PT8812 ;BEI 2 UMSCHALTEN AUF Normalbreite al,33h PT88zs1 ;BEI 3 UMSCHALTEN AUF Zeichensatz 1 al,34h PT88zs2 ;BEI 4 UMSCHALTEN AUF Zeichensatz 2...
  • Seite 188 Parallele Schnittstelle Systemhandbuch PT88zs1: dl,1bh call print dl,37h call print si,TEXT_3 call output next PT88zs2: dl,1bh call print dl,36h call print si,TEXT_4 call output next next: si,ABFRAGE ;WEITERE EINGABE? call output INPUT: ah,01h call SYSTEM_CALL aL,’J’ NEW_INPUT al,’j’ NEW_INPUT al,’N’ EXIT al,’n’...
  • Seite 189 Systemhandbuch Parallele Schnittstelle NEW_INPUT: ANFANG output: dl,byte ptr [si] dl,’$’ return ah,02h call system_call output return: print: ah,05h call system_call SYSTEM_CALL: push push push push push code ends data segment 14 - 13 C79000-B8500-C073-01...
  • Seite 190 Parallele Schnittstelle Systemhandbuch kein_Drucker DB’ ***Programm**abgebrochen**!!******************’,0ah,0dh DB’** Der parallel-Drucker ist nicht **’,0ah,0dh DB’** vorhanden, hat kein Papier oder ist **’,0ah,0dh DB’** nicht ON-LINE Sorry! **’,0ah,0dh DB*****************************************************************’,0ah,0dh,’$’ MASKE DB ,1bh,’[2j’,1bh,’[7m’ DB’****************************************************************’,0ah,0dh DB’** DRUCKER UMSTELLEN: **’,0ah,0dh DB’** **’,0ah,0dh DB’** 1 = SCHMALSCHRIFT **’,0ah,0dh DB’** 2 = NORMALE SCHRIFTBREITE...
  • Seite 191 Systemhandbuch Parallele Schnittstelle TEXT_4 DB 0ah,0dh DB’****************************************************************’,0ah,0dh DB’**DER DRUCKER SCHREIBT JETZT MIT **’,0ah,0dh DB’**ZEICHENSATZ II **’,0ah,0dh DB’****************************************************************’,0ah,0dh,’$’ ABFRAGE DB0ah,0dh DB’##############################################’,0ah,0dh DB’##WEITERE AENDERUNGEN ? (J/N) ##’,0ah,0dh DB’#############################################’,0ah,0dh,’$’ ERASE DB1bh,’[2j’,’$’ data ends stack segment para stack ’stack’ dw 20*(?) stack_top dw (?) stack ends END pt88m 14 - 15...
  • Seite 192 Parallele Schnittstelle Systemhandbuch 14 - 16 C79000-B8500-C073-01...

  • Seite 193: Serielle Schnittstelle Com 1/Tty-V.24/Linienstrom

    Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom C79000-B8500-C630- Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom In diesem Kapitel wird die V.24/Linienstrom-Schnittstelle COM 1/TTY betrachtet. Die Schnittstelle ist für asynchrone Datenübertragung geeignet. Sie kann zum Anschluß von Druckern mit serieller Schnittstelle verwendet werden. Die zugehörige Schaltung befindet sich auf der Grundbaugruppe.
  • Seite 194 Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch Arbeitsweise der seriellen Schnittstelle COM 1/TTY (V.24/Linienstrom) Umwandlung der parallelen Daten in einen seriellen Datenstrom und umgekehrt. • automatisches Einfügen bzw. Löschen des Startbits • einstellbare Zeichenlänge (5, 6, 7 oder 8 Bits pro Zeichen) •...

  • Seite 195: Serielle Datenübertragung

    Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Mit Brücke X30 kann Linienstrom aktiv/passiv-Betrieb eingestellt werden. Einzelheiten sind in Kapitel "Linienstrombetrieb an der COM 1 Schnittstelle" beschrieben. 15.1 Serielle Datenübertragung Bei der seriellen Datenübertragung wird ein parallel anliegendes Byte in einen seriellen Datenstrom mit zusätzlichen Steuerinformationen umgewandelt..

  • Seite 196: Adreßvergabe Und Interrupt

    Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch 15.2 Adreßvergabe und Interrupt Adreßplan der seriellen Schnittstelle COM 1 Die Adreßbits A0, A1 und A2 werden für die Baustein- und Registerauswahl verwendet. Zusätzlich übernimmt Bit 7 (DLAB) im Übertragungssteuerregister (Adresse 3FB H) eine Auswahlfunktion. Für die Schnittstelle sind folgende Adressen reserviert: Bedeutung Grund-...

  • Seite 197: Interrupt

    Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom 15.3 Interrupt Um die Datenübertragung zu optimieren, arbeiten die meisten Programme zur Daten- übertragung interrupt-gesteuert. Beim PG 730 ist der seriellen Schnittstelle Interrupt 4 zugeordnet . Die Startadresse des Interrupt-Bearbeitungsprogramms muß in die Interrupt-Vektorlei- ste eingetragen werden. Der Interrupt der seriellen Schnittstelle (IRQ 4) wird über das ROM-BIOS auf den Interruptvektor INT 0C H gelegt.

  • Seite 198: Übertragungssteuerregister

    Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch 15.4.1 Übertragungssteuerregister Zugriff: Lesen und Schreiben Adresse: 3FB H DLAB: x In diesem Register wird das Datenformat der Sende- und Empfangsdaten festgelegt. Dazu gehört die Zeichenlänge, Paritätsbedingungen und die Anzahl der Stoppbits. Weiterhin kann durch Setzen eines Bits ein Break-Signal gesendet werden. Bit 7 dieses Registers heißt DLAB-Bit (Divisor Latch Access Bit).

  • Seite 199: Register Zum Programmieren Des Baudraten-Generators

    Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Bit 3 Hat Bit 3 den Wert 1, so wird die Übertragung des Paritätsbits zugelassen. Zur Bestimmung der Parität wird ein zusätzliches Bit an das zu übertragende Zeichen (d.h. zwischen dem letzten Datenbit und dem Stoppbit) angehängt. Der Empfänger prüft dieses Bit.
  • Seite 200 Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch Grundplatine: 3F8 H Niederwertiges Byte LOB 3F9 H Höherwertiges Byte HIB Diese Register können jedoch nur angesprochen werden, wenn Bit 7 im Übertragungs- steuerregister (DLAB) gesetzt ist. Die Formel zur Berechnung der Baudrate lautet: 1,8432 MHz Teilerfaktor = gewünschte Baudrate [1/s ] * 16 Dieser Wert muß...

  • Seite 201: Übertragungsstatusregister

    Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom 15.4.3 Übertragungsstatusregister Zugriff: Lesen Adresse: 3FD H DLAB: x In diesem Register werden Informationen über die Datenübertragung gespeichert. Bedeutung Daten empfangen Überlauffehler Paritätsfehler Formatfehler Break erkannt Sendepuffer leer Sender leer immer "0" Bild 15.6: Übertragungsstatusregister Bit 0 Zeichen empfangen Dieses Bit wird gesetzt, wenn der Empfänger ein Datum erkannt hat und das Zeichen...
  • Seite 202 Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch Bit 3 Formatfehler Dieser Fehler wird gemeldet, wenn kein gültiges Stoppbit erkannt wurde. Bit 3 wird bei diesem Fehler auf "1" gesetzt. Gelöscht wird dieses Bit beim Lesen des Registers. Bit 4 Break erkannt Als Break bezeichnet man einen ständigen "0" Pegel auf der Leitung. Unter ständig ist hier die Zeit zu verstehen, die zum Übertragen eines Zeichens gebraucht wird, d.h.

  • Seite 203: Register Zur Interrupt-Freigabe

    Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom 15.4.4 Register zur Interrupt-Freigabe Zugriff : Lesen und Schreiben Adresse: 3F9 H DLAB: 0 Um eine große Flexibilität im Programmhandling zu erreichen, ist es möglich, die Datenübertragung mit Interrupts zu steuern. Der Baustein 82C106 bietet mehrere Möglichkeiten, Interrupts zu stellen, die noch näher erläutert werden.

  • Seite 204: Register Zum Erkennen Der Interrupt-Ursache (Interrupt-Statusregister)

    Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch Bit 0 Freigeben des Interrupts "Zeichen angekommen" Durch Setzen dieses Bits wird der Baustein dazu veranlaßt, nach jedem empfangenen Zeichen einen Interrupt auszulösen. Bit 1 Freigeben des Interrupts "Sendepuffer leer" Soll der Baustein eine Unterbrechungsanforderung stellen, wenn er bereit ist, ein weiteres Zeichen anzunehmen, so muß...
  • Seite 205 Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom ermitteln und ein entsprechendes Auswertungsprogramm aufrufen. Außerdem bietet dieses Register die Möglichkeit, den Status des Schnittstellen-Bausteins im Polling- Mode abzufragen. Unter Polling-Mode versteht man das zyklische Lesen eines Registers durch ein Programm. Die Interrupt-Programmierung hat gegenüber der Polling-Methode Vorteile bei der Laufzeit, da ein Hauptprogramm nur dann unter- brochen wird, wenn eine Interrupt-Ursache vorliegt.

  • Seite 206: Modem-Steuerregister

    Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch 15.4.6 Modem-Steuerregister Zugriff: Lesen und Schreiben Adresse: 3FC H DLAB: x In diesem Register werden die Modem-Steuersignale kontrolliert. Diese Signale werden zur Steuerung der Datenübertragungseinrichtung benötigt, oder um spezielle Funktio- nen einer seriellen peripheren Einheit zu überwachen bzw. einzustellen. Bedeutung invertierter Zustand von /DTR invertierter Zustand von /RTS...

  • Seite 207: Modem-Statusregister

    Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Bit 4 Testzustand Durch Setzen dieses Bits wird die serielle Schnittstelle COM 1 im ASIC 82C106 in einen Testzustand gebracht. Damit ist es möglich, die Hardware zu testen. Im Testzustand wird der Ausgang SOUT (Datenausgang) auf "1" gesetzt, die Eingänge SIN (Datenein- gang), /CTS, /DSR, /DCD, /RI (Modem-Steuersignale) werden abgeklemmt, die vier Ausgänge (/DTR, /RTS, /OUT1, /OUT2) werden bausteinintern auf die abgeklemmten Modem-Steuersignaleingänge gelegt.
  • Seite 208 Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch Bit 0 /CTS Statuswechsel Ist dieses Bit auf "1" gesetzt, hat nach dem letzten Lesen dieses Registers ein Zustandswechsel am Pin /CTS stattgefunden. Nach dem Lesen des Registers wird dieses Bit rückgesetzt. Bit 1 /DSR Statuswechsel Für dieses Bit gilt das gleiche wie für Bit 0, nur für /DSR.

  • Seite 209: Empfangspuffer

    Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom 15.4.8 Empfangspuffer Zugriff: Lesen Adresse: 3F8 H DLAB: 0 Hier wird das empfangene Zeichen vom Schieberegister abgelegt. Bit 0 ist das niederwertigste Bit und das erste seriell empfangene Bit. 15.4.9 Sendepuffer Zugriff: Schreiben Adresse: 3F8 H DLAB: 0 An dieses Register wird das zu sendende Zeichen übergeben.

  • Seite 210: 15.4.11 Rücksetzbedingungen

    Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch 15.4.11 Rücksetzbedingungen Register/Signal Rücksetzbedingung Status nach Rücksetzen Master RESET Interrupt-Freigaberegister alle Bits "0" Bit 0 "1"; Bit 2 "0" Master RESET Interrupt-Status Bits 3 - 7 permanent "0" Übertragungsteuer- Master RESET register alle Bits "0" Modem-Steuerregister Master RESET alle Bits...

  • Seite 211: 15.4.12 Übersicht Der Registerfunktionen

    Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom 15.4.12 Übersicht der Registerfunktionen Offset = 3F8 H Registeradresse: = Offset + Register DLAB=0 DLAB=1 Baudraten- Modem- Übertragungs- Übertra- Modem- Scratch- Interrupt- Interrupt- Sende- gungs- Generator status- Status- Register pfangs- Steuer- Freigabe- Status- puffer Teilerfaktor steuer- register register...

  • Seite 212: Steckerbelegung Der Seriellen Schnittstelle

    Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch 15.5 Steckerbelegung der seriellen Schnittstelle IN/OUT Pin-Nummer Kurzbezeichnung Bedeutung TxD (D1) Sendedaten Ausgang RxD (D2) Empfangsdaten Eingang RTS (S2) Sendeteil einschalten Ausgang CTS (M2) Eingang Sendebereitschaft DSR (M1) Eingang Betriebsbereitschaft GND (E2) Betriebserde Eingang DCD (M5) Empfang-Signalpegel +TTY_RxD Linienstrom empfangen...

  • Seite 213: Linienstrombetrieb An Der Com 1/Tty-Schnittstelle

    Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom 15.6 Linienstrombetrieb an der COM 1/TTY-Schnittstelle Als gemeinsame Spannungsquelle für die Sende- und Empfangsstromschleife dient Pin 19 (20 mA-Stromschleife). Die Geräte werden ab Werk "TTY aktiv" voreingestellt (siehe nachfolgendes Bild). Für beide Stromschleifen (Sendeschleife Empfangsschleife) steht eine Spannungsquelle (+24 V potentialfrei) zur Verfügung.

  • Seite 214: Druckerausgaben Über Die Seriellen Schnittstellen Durch Das Betriebssystem15

    Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch 15.7 Druckerausgaben über die seriellen Schnittstellen durch das Betriebssystem Das im Lieferumfang enthaltene Betriebssystem unterstüzt die Druckausgabe auch über die seriellen Schnittstellen. Die Schnittstellen lassen sich mit Hilfsprogrammen parametrieren. Ausgaben unter MS-DOS MODE-Kommando Mit diesem Kommando wird jeweils eine serielle Schnittstelle parametriert. Die Schnitt- stellen werden unter MS-DOS mit COM 1 (V.24) und COM 2 (Mausschnittstelle) bezeichnet.

  • Seite 215: Steckleitung

    Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Der Anwender kann sich außerdem den Bildschirminhalt über Drucker ausgeben, bzw. die Ausgaben auf den Bildschirm über Drucker mitprotokollieren lassen. Den Bild- schirmabzug (Hardcopy) erhalten Sie durch PRINT, die Mitschreibfunktion läßt sich mit CRTL+ P ein- und ausschalten. Es ist auch möglich, Druckausgaben an den Port COM 1 über das Kommando: "TYPE PATH Dateiname >...

  • Seite 216: Programmbeispiel

    Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch 15.8 Programmbeispiel Das "Testprogramm PG 7XX" zeigt, wie die serielle Schnittstelle (COM 1) parametriert werden kann. Das Programm holt (interruptgesteuert) serielle Daten von der V.24 Schnittstelle ab. Variablen Vereinbarungen datena 03f8 hint_enable 03f9 hint_status 03fah line_contr 03fbh line_status...
  • Seite 217 Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom code segment assume cs:code,ds:data,ss:stack serin: ;Interrupt sperren ax,data ds,ax ah,display_str ;Anfangsmeldung + Angabe der dx,offset start_mes ;Baudrate baud_rate: ah,direct_con ;Einlesen der Kennziffer für call system_call ;die Baudrate al,30h ;Wert abfragen bx,br1200 ;1200 bit/s progr_br al,31h bx,br2400 ;2400 bit/s progr_br...
  • Seite 218 Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch call Ii_o_erhol al,bh ;Baudrate HOB eintragen dx,int_enable dx,al call Ii_o_erhol al,7fh ;DLAB rücksetzen dx,line_contr dx,al call Ii_o_erhol dx,offset char_mes ;Angabe der Zeichenlänge ah,display_str ;Alle Angaben in das Line-Status call system_call ;Register werden zunächst in BH ;zwischengespeichert char_len: ah,direct_con...
  • Seite 219 Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom ah,display_str call system_call parity: ah,direct_con call system_call al,30h ;Wert abfragen bl,0 ;Parität: keine, kein Break, progr_par al,31h bl,00011000b ;Parität: gerade, kein Break, progr_par ;DLAB = 0 al,32h bl,00001000b ;Parität: ungerade, kein Break progr_par ;DLAB = 0 al,33h bl,00111000b ;Parität : stick, ==>...
  • Seite 220 Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch bl,0 ;1 Stopbit progr_st al,32h bl,00000100b ;2 Stopbit progr_st call ungueltig stopp_bits progr_st: call end_error bh,00111011b bh,bl al,bh dx,line_contr dx,al call Ii_o_erhol dx,modem_contr ;Modem-Steuerregister al,09h ;Interrupt-Freigabe an 8259 dx,al call Ii_o_erhol dx,int_enable ;Interrupt-Freigaberegister al,05h ;Interrupt-Freigabe dx,al call Ii_o_erhol...
  • Seite 221 Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom rett_1,ax es:[bx],dx ;Offset ISR einschreiben es:[bx+2],cx ;Segment ISR einschreiben zei_ok,00h ;Zeichen ok löschen feh_ler,00h dx,021h ;Interrupt-Maskenregister 8259 al,dx call Ii_o_erhol al,0efh ;freigeben von IRQ4 dx,al call Ii_o_erhol dx,line_status ;Übertragungsstatusregister zurücksetzen al,dx call Ii_o_erhol dx,datena ;Zeichenpuffer auslesen al,dx call Ii_o_erhol...
  • Seite 222 Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch feh_ler,01h ;wurde Fehlermeldung ausgegeben ? ausgabe call end_fehler ;Fehlermeldung löschen ausgabe: dl,zei ah,02h ;Zeichen auf Bildschirm ausgeben call system_call warte marke: fehler ende: dx,modem_contr ;Modem-Steuerregister al,dx call Ii_o_erhol al,00h ;kein Zeichen mehr zulassen dx,al call Ii_o_erhol dx,int_enable ;Interrupt-Freigaberegister...
  • Seite 223 Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom ah,display_str ;Endemeldung ausgeben dx,offset end_mes call system_call ax,rett ;Sprungleiste zurückschreiben bx,30h es:[bx],ax ax,rett_1 es:[bx+2],ax ah,4ch ;Rückkehr zum Betriebssystem call system_call isr: push push push push ax,data ;Datensegment in DS ds,ax dx,line_status ;Überprüfen ob Zeichen ok al,dx call Ii_o_erhol...
  • Seite 224 Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch call Ii_o_erhol dx,020h ;Interrupt-Bearbeitung beendet EOI al,064h ;INT-Controller ASIC 7 (Master 8259, OCW2) dx,al call Ii_o_erhol iret ungueltig: push push push ah,display_str ;Fehlermeldung ausgeben dx,offset err_mes call system_call end_error: push push push ah,display_str ;Fehlermeldung löschen dx,offset end_err_mes call system_call...
  • Seite 225 Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom zei_ok,00h ;zei_ok zurücksetzen ah,display_str ;Fehlermeldung ausgeben dx,offset fehler_m call system_call warte end_fehler: push push push feh_ler,00h ah,display_str ;Fehlermeldung löschen dx,offset end_fehler_m call system_call system_call: push push Ii_o_erhol: push al,80h code ends 15 - 33 C79000-B8500-C073-01...
  • Seite 226 Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch data segment 100h feh_ler zei_ok rett rett_1 start_mes dw esc_1,erase db’*******************************************************’,cr,lf db’* Programm zum Parametrieren des COM1 *’,cr,lf db’* *’,cr,lf db’* Geben Sie die Baudrate an: *’,cr,lf db’* 1200 bit/s == > 0 *’,cr,lf db’* 2400 bit/s == > 1 *’,cr,lf db’* 4800 bit/s == >...
  • Seite 227 Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom parity_mes db cr,lf,lf db’************************************************’,cr,lf db’* Geben Sie Paritaet an *’,cr,lf db’* 0 ==> keine *’,cr,lf db’* 1 ==> gerade *’,cr,lf db’* 2 ==> ungerade *’,cr,lf db’* 3 ==> stick, Paritaetsbit = 0 *’,cr,lf db’* 4 ==> stick, Paritaetsbit = 1 *’,cr,lf db’* *’,cr,lf...
  • Seite 228 Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch end_mes db cr,lf,lf,lf dw esc_1,blink_on db’*************************************************’,lf,cr db’* Das Programm wird beendet. ’,lf,cr db’*Vielen Dank!Auf Wiedersehen! *’,lf,cr db’***************************************************’,lf,cr dw esc_1,blink_off,cr,lf,lf,lf,lf,lf,’$’ err_mes dwesc_1,save_cursor,esc_1,blink_on,esc_1,invers_on db esc,’[05;60H’ db’####################’,esc,’[06;60H’ db’# Falsche #’,esc,’[07;60H’ db’# Eingabe #’,esc,’[08;60H’ db’####################’ dw esc_1,invers_off,esc_1,blink_off,esc_1,back_cursor dw esc_1,cur_left_2,’$’ end_err_mesdwesc_1,save_cursor db’...
  • Seite 229 Systemhandbuch Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom data ends stack segment para stack ’stack’ stack ends 15 - 37 C79000-B8500-C073-01...
  • Seite 230 Serielle Schnittstelle COM 1/TTY-V.24/Linienstrom Systemhandbuch 15 - 38 C79000-B8500-C073-01...

  • Seite 231: Serielle Schnittstelle Com 2 (Maus)

    Systemhandbuch Serielle Schnittstelle COM 2 (Maus) Serielle Schnittstelle COM 2 (Maus) 16.1 Allgemeines Die Mausschnittstelle (COM 2) ist eine serielle, asynchrone Schnittstelle, die im COMBO I/O-Chip (82C106) enthalten ist. In der Funktionalität ist die Schnittstelle kompatibel zum Industriestandard und verhält sich wie der Controller NS 16450 (National Semiconductor).

  • Seite 232: Adreßvergabe Und Interrupt

    Serielle Schnittstelle COM 2 (Maus) Systemhandbuch 16.2 Adreßvergabe und Interrupt 16.2.1 Adreßplan der seriellen Schnittstelle COM 2 Eine ausführliche Beschreibung der Register des Controllers, kann unter Kapitel "Serielle Schnittstelle COM 1/Register" des ASIC 82C106 nachgelesen werden. Die Controller-Register sind unter folgenden Adressen ansprechbar: Bedeutung Grund- DLAB...

  • Seite 233: Interrupt

    Systemhandbuch Serielle Schnittstelle COM 2 (Maus) 16.2.2 Interrupt Abhängig von internen Ereignissen generiert der Controller vier verschiedene Interrupts (Kapitel "Serielle Schnittstelle COM 1, Interrupt-Statusregister"). Der Interrupt kann im Controller über eine Prioritätsauswertung den Hardware-Interrupt 3 auslösen. Interrupt 3 wird vom ROM-BIOS unterstützt und auf den Interrupt-Vektor INT 0B H gelegt.

  • Seite 234: Register Der Seriellen Schnittstelle Com 2

    Serielle Schnittstelle COM 2 (Maus) Systemhandbuch 16.2.3 Register der seriellen Schnittstelle COM 2 Die Register des ACE (Asynchronous Communications Element) im Baustein ASIC 82C106 sind gleich wie beim Schnittstellenbaustein NS16450 und lassen sich mit den Assembler-Befehlen IN bzw. OUT ansprechen. Register der COM 2-Schnittstelle –...

  • Seite 235: Steckerbelegung Der Com 2-Schnittstelle (Maus)

    Systemhandbuch Serielle Schnittstelle COM 2 (Maus) 16.3 Steckerbelegung der COM 2-Schnittstelle (Maus) Alle Signale der Mausschnittstelle erfüllen die CCITT-Empfehlung V.24 und sind über die Leitungstreiber 75150 für den Sender und 75154 für den Empfänger geführt. Da die COM 2-Schnittstelle (Maus) mit der gleichen Funktionseinheit im ASIC 82C106 realisiert ist wie die COM 1-Schnittstelle (V.24), kann hier auf eine weitere Beschreibung der Schnittstellensignale verzichtet werden.
  • Seite 236 Serielle Schnittstelle COM 2 (Maus) Systemhandbuch 16 - 6 C79000-B8500-C073-01...

  • Seite 237: Tastaturschnittstelle

    Systemhandbuch Tastaturschnittstelle Tastaturschnittstelle 17.1 Allgemeines Die Tastaturschnittstelle des PG 730 ist im COMBO I/O-Chip (82C106) enthalten. Der verwendete Tastatur-Controller ist kompatibel zum Ein-Chip-Mikroprozessor vom Typ 8042 (bzw. 8742). Der Tastatur-Controller empfängt die seriellen Daten von der Tasta- tur, testet die Parität, übersetzt den Abtast- (Scan-) Code der Tastatur in den System- code und stellt dem System die Daten byteweise im Ausgabepuffer zur Verfügung.

  • Seite 238: Datenempfang Von Der Tastatur

    Tastaturschnittstelle Systemhandbuch 17.2 Datenempfang von der Tastatur Das serielle Datentelegramm der Tastatur besteht aus: 1 Startbit, 8 Datenbits, einem Paritybit (ungerade Parität) und einem Stoppbit. Die Datenübertragung erfolgt halb- duplex und wird stets vom in der Tastatur erzeugten Taktsignal (CLK) synchronisiert. Am Ende jeder Übertragung bleibt die Taktleitung noch für eine bestimmte Zeit auf Low-Pegel.

  • Seite 239: Tastatur-Code

    Systemhandbuch Tastaturschnittstelle 17.2.2 Tastatur-Code Der Abtast-Code, den der Tastatur-Controller liefert, wird über die serielle Tastatur- kopplung an den System-Tastatur-Controller im COMBO I/O-Chip übergeben. Der 2. System-Tastatur-Controller übersetzt diesen Scan-Code und stellt die Daten in seinem Ausgabepuffer bereit. Die Numerierung der einzelnen Tasten und die Übersetzungstabelle ist nachfolgend dargestellt. 3D 3E E04A 4B 4C...
  • Seite 240 Tastaturschnittstelle Systemhandbuch 112 113 114 115 116 117 118 119 120 121 122 123 124 126 81 12 13 90 125 96 101 100 97 102 105 98 103 106 Diese Tasten haben Sonderfunktionen beim PG 7XX Bild 17.4 Tastatur des PG 7XX mit Tastennumerierung Tabelle der Tastatur-Abtast-Codes und der System-Scan-Codes: Tastennr.
  • Seite 241 Systemhandbuch Tastaturschnittstelle Tastennr. Make-Code Break-Code System-Scan-Code 4D H F04D H 19 H 54 H F054 H 1A H 5B H F05B H 1B H 58 H F058 H 3A H 1C H F01C H 1E H 1B H F01B H 1F H 23 H F023 H...
  • Seite 242 Tastaturschnittstelle Systemhandbuch Tastennr. Make-Code Break-Code System-Scan-Code 6B H F06B H 4B H 69 H F069 H 4F H 95 ** E04A H E0F04A H E035 H 75 H F075 H 48 H 73 H F073 H 4C H 72 H F072 H 50 H 70 H...
  • Seite 243 Systemhandbuch Tastaturschnittstelle * Diese Tasten gibt es nur bei der Siemens PG 7XX Tastatur. Die Taste 130 hat eine Flip-Flop-Funktion (130a bzw. 130b). Nach dem Tastatur- RESET leuchtet die LED der Taste. Wenn die LED leuchtet, bedeutet dies, daß die "Deutsche" Tastaturbelegung gültig ist (in Verbindung mit dem Keybordtreiber des jeweiligen Betriebssystems - MS-DOS, FlexOS etc.);...

  • Seite 244: Datensenden Zur Tastatur

    Tastaturschnittstelle Systemhandbuch 17.2.3 Datensenden zur Tastatur Die Sendedaten haben das gleiche Format wie die Empfangsdaten. Ein Paritybit wird vom Tastatur-Controller automatisch hinzugefügt. Das Senden der Daten wird vom Controller zeitlich überwacht. Wenn der Tastatur-Con- troller den Takt von der Tastatur freigibt und die Tastatur nicht innerhalb von 15 ms den Takt startet oder die Übertragung nicht in 2 ms beendet ist, wird in den Ausgabepuffer des Tastatur-Controllers FF H geladen und im Statusregister das Bit 5 (Sendezeit überschritten) gesetzt.
  • Seite 245 Systemhandbuch Tastaturschnittstelle das Abtasten der Tasten und sendet die zwei Kennungsbytes. Das niederwertige Byte wird zuerst übertragen gefolgt vom höherwertigen Byte. Nachdem die Ta- statur ihre Kennung übertragen hat, fährt sie mit der Abtastung der einzelnen Tasten fort. BAT (BASIC ASSURANCE TEST) (AA H) Als Folge einer erfolgreichen Beendi- gung des BAT (Einschalt-Selbsttest) sendet die Tastatur AA H.

  • Seite 246: Kommandos An Die Tastatur

    Tastaturschnittstelle Systemhandbuch 17.2.5 Kommandos an die Tastatur Die folgenden Kommandos können jederzeit zur Tastatur geschickt werden. Die Tastatur antwortet innerhalb 20 ms. Die Kommandos werden von der Tastaturschnitt- stelle an die Tastatur geschickt. Folgende Codes können an die Tastatur geschickt werden: FF H Reset-Tastatur FE H...
  • Seite 247 Systemhandbuch Tastaturschnittstelle SET DEFAULT (F6 H) Dieses Kommando setzt die Tastatur in den POWER-ON- VERZUGSSTATUS. Die Tastatur antwortet mit einem "ACK", löscht den Ausgabepuffer, setzt die Default-Werte und fährt mit der Abtastung fort, wenn sie vorher freigegeben worden ist. DEFAULT DISABLE (F5 H) Dieses Kommando ist ähnlich dem SET-DEFAULT- Kommando, außer daß...
  • Seite 248 Tastaturschnittstelle Systemhandbuch Die Tastatur antwortet auf dieses Kommando mit "ACK", stoppt die Abtastung und wartet auf den Ratenparameter. Die Tastatur antwortet auf den Ratenpara- meter mit einem weiteren "ACK", setzt die entsprechenden Werte und fährt mit der Abtastung fort (sofern die Tastatur freigegeben wurde). Wird ein neues Kommando anstelle des Parameterbytes empfangen, wird das Kommando SET TYPEMATIC RATE beendet, ohne die Werte zu verändern, und das neue Kommando ausgeführt.
  • Seite 249 Systemhandbuch Tastaturschnittstelle gelampen, wenn sie das Kommando vom System erhält. Die Anzeigenlampen (Indikatoren) können einzeln verändert werden. Das Kommando hat folgendes Format: Kommando Option Das Kommando besteht aus 2 byte. Das erste hat das Format: 1110 1101 = H (ED) Das zweite Byte ist das Optionsbyte: Bit 7 Reserviert muß...

  • Seite 250: System-Tastaturschnittstelle

    Tastaturschnittstelle Systemhandbuch 17.3 System-Tastaturschnittstelle Die Tastaturschnittstelle im COMBO I/O-Chip kommuniziert über das Statusregister, den Eingabepuffer und den Ausgabepuffer mit dem System. ASIC 82C106 8042 (8742) +5 V Status- register SD0...SD7 Eingabe- X19/2 puffer CPU-RESET A20 - G a t e Ausgabe- puffer reserviert...

  • Seite 251: Register

    Systemhandbuch Tastaturschnittstelle 17.5 Register 17.5.1 Eingabepuffer Der Eingabepuffer ist ein 8 bit breites Register und kann über die Adresse 60 H bzw. 64 H beschrieben werden. Schreiben auf die Adresse 60 H setzt das Statusbit 3 zurück; das bedeutet, daß Daten eingeschrieben wurden. Das Schreiben auf die Adresse 64 H setzt das Statusbit 3 auf logisch "1"...

  • Seite 252: Statusregister Der Tastaturschnittstelle

    Tastaturschnittstelle Systemhandbuch 17.5.3 Statusregister der Tastaturschnittstelle Statusregister I/O-Adresse: 64 H (lesen) Das Statusregister gibt Auskunft über den Zustand der Tastaturschnittstelle und der Tastatur. Das Register kann nur gelesen werden, wobei ein Lesezyklus jederzeit möglich ist. Funktion Paritätsfehler. (PERR-Bit) Daten-Empfangszeit überschritten (RTIM-Bit) Daten-Sendezeit überschritten (TTIM-Bit) Tastatur über Schlüsselschalter freigegeben (KBEN-Bit) Kommando/Daten (C/D-Bit)

  • Seite 253: Kommandoregister Der Tastaturschnittstelle

    Systemhandbuch Tastaturschnittstelle Bit 3 Der Eingabepuffer der Tastaturschnittstelle kann mit der Adresse 60 H bzw. 64 H addressiert werden. Über die Adresse 60 H werden Daten und über Adres- se 64 H Befehle eingeschrieben. Das Schreiben auf Adresse 64 H setzt Bit 3 auf logisch "1";...
  • Seite 254 Tastaturschnittstelle Systemhandbuch 60 H Neues Kommando an die Tastatur schicken. Dies ist eine 2-byte-Operation. 1) 60 H in I/O-Port 0064 H schreiben 2) Kommando in I/O-Port 0060 H schreiben Funktion Reserviert (auf " 0 " gesetzt) Tastatur-Übersetzungs-Betriebsart (KCC-Bit) ("0" AT - Betrieb, "1" PC - Betrieb) Verwendete Tastatur (KBD-Bit) ("0"...
  • Seite 255 Systemhandbuch Tastaturschnittstelle AC H Dieser Befehl fordert den Tastatur-Controller auf, einen Diagnostik-Dump an das System zu senden. Dabei werden 16 byte des Tastatur-Controller-RAM, der Inhalt des aktuellen I/O-Ports, an das System gesendet. AD H Dieser Befehl setzt Bit 4 im Controller-Befehlsbyte. Daten können dann weder gesendet noch empfangen werden.
  • Seite 256 Tastaturschnittstelle Systemhandbuch D1 H Das nächste Byte, das über die I/O-Adresse 60 H eingeschrieben wird, erscheint im Output-Port 2. PC/AT-Mode Reset CPU A20 Gate reserviert reserviert Output-Puffer voll IRQ 1 reserviert kann nicht verändert werden kann nicht verändert werden E0 H Dieser Befehl transferiert die Testeingänge T0 und T1 in den Ausgabepuffer.

  • Seite 257: I/O-Ports Des System-Tastatur-Controllers

    Systemhandbuch Tastaturschnittstelle 17.6 I/O-Ports des System-Tastatur-Controllers Der Tastatur-Controller besitzt zwei 8 bit-I/O-Ports und zwei Testeingänge. Ein Port wird zur Eingabe benutzt, das andere für die Ausgabe. Über die Testeingänge können die Zustände der Datenleitung und der Taktleitung gelesen werden. 17.6.1 Belegung des Input-Ports Bit 0..6 reserviert...
  • Seite 258 Tastaturschnittstelle Systemhandbuch 17 - 22 C79000-B8500-C073-01...

  • Seite 259: Schnittstelle Für Erweiterungsperipherie

    Systemhandbuch Schnittstelle für Erweiterungsperipherie Schnittstelle für Erweiterungsperipherie 18.1 Allgemeines Auf der Grundplatine befinden sich eine Direkt-Steckverbinderleiste für den Anschluß einer Busplatine mit zwei Steckplätzen für XT/AT-kompatible Peripheriebaugruppen (ISA-Standard) wie z.B. DF20G, CP1413 usw.. Die Steckplätze sind mit Systembus- signalen und einigen Sondersignalen belegt. Alle Signale sind TTL-kompatibel. Bau- gruppen, die an diese Steckplätze angeschlossen werden, dürfen nicht mehr als eine low-power Schottky-Last pro Signal in Anspruch nehmen.

  • Seite 260: Steckerbelegung

    Schnittstelle für Erweiterungsperipherie Systemhandbuch 18.2 Steckerbelegung 8 bit Daten 16 bit Daten 18.1: Pinbelegung der Direkt-Steckverbinder 18 - 2 C79000-B8500-C073-01...
  • Seite 261 Systemhandbuch Schnittstelle für Erweiterungsperipherie Signal Signal Ground -I/O CHCK RESET DRV +5 V DC Power IRQ 9 -5 V DC Power DRQ 2 *) -12 V DC Power +12 V DC Power Ground -I/O CHRDY -SMEMW AEN *) -SMEMR SA19 -I/OW SA18 -I/OR...
  • Seite 262 Schnittstelle für Erweiterungsperipherie Systemhandbuch Signal Signal -MEM CS16 SBHE -I/O CS16 LA23 IRQ 10 LA22 IRQ 11 LA21 IRQ 12 LA20 IRQ 15 LA19 IRQ 14 LA18 -DACK 0 LA17 DRQ 0 -MEMR -DACK 5 -MEMW DRQ 5 SD08 -DACK 6 SD09 DRQ 6 SD10...

  • Seite 263: Besonderheiten Der Signalbelegung

    Systemhandbuch Schnittstelle für Erweiterungsperipherie 18.3 Besonderheiten der Signalbelegung Die Pins B6 und A11 sind für das Baugruppen-Identsystem abweichend vom Standard belegt. Die Belegung kann durch die Veränderung von zwei Steckbrücken auf der Busplatine und einer Steckbrücke auf der Grundplatine dem Standard angepaßt wer- den.

  • Seite 264: Beschreibung Der Bussignale

    Schnittstelle für Erweiterungsperipherie Systemhandbuch Brückenbelegung mit aktivem Identsystem(Lieferzustand) DRQ2 B6 Steckplatz 1 Grundbaugruppe Busplatine A11 Steckplatz 1 AEN3 DRQ2 B6 Steckplatz 2 DRQ2 A11 Steckplatz 2 X32 3 AEN2 Brückenbelegung mit inaktivem Identsystem DRQ2 B6 Steckplatz 1 Grundbaugruppe Busplatine A11 Steckplatz 1 AEN3 DRQ2 B6 Steckplatz 2...
  • Seite 265 Systemhandbuch Schnittstelle für Erweiterungsperipherie LA17 ... LA23 (E/A): Diese Signale werden zur Speicher- bzw. I/O-Adressierung verwendet. Diese Adreß- leitungen werden zur Decodierung von -I/OCS16, -MemCS16 und 0WS verwendet, da die LA-Adressen vor den SA-Adreßleitungen auf dem Bus zur Verfügung stehen. Um zur Decodierung einen Zeitvorlauf zu bekommen, sind sie nicht gelatcht und deshalb auch nicht über den gesamten Prozessorzyklus gültig.
  • Seite 266 Schnittstelle für Erweiterungsperipherie Systemhandbuch BALE (A): "Address latch enable" wird vom ISA-Bus-Controller erzeugt und dient als Signal zum Speichern von gültigen Adressen. Auf dem Systembus steht dieses Signal gepuffert als Indikator einer gültigen Prozessor- oder DMA-Adresse (zusammen mit "AEN") zur Verfügung.
  • Seite 267 Systemhandbuch Schnittstelle für Erweiterungsperipherie -I/OR (E/A): "-I/O Read" fordert I/O-Komponenten auf, ihre Daten auf den Datenbus aufzuschalten. Dieses Signal kann vom Prozessor, dem DMA-Controller oder von externen Mastern getrieben werden. Es ist active low. -I/OW (E/A): "-I/O Write" fordert I/O-Komponenten auf, Daten vom Datenbus zu lesen. Dieses Signal kann vom Prozessor, dem DMA-Controller oder von externen Mastern getrieben werden.
  • Seite 268 Schnittstelle für Erweiterungsperipherie Systemhandbuch -DACK 0 bis -DACK 3 und -DACK 5 bis -DACK 7 (A): -DMA-Acknowledge 0 bis 3 und 5 bis 7 quittieren DMA-Anforderungen (DRQ). Diese Signale sind active low. AEN (A): "Address Enable" trennt den Microprozessor und andere Komponenten vom System- bus, um die Identifikation und den DMA-Verkehr zu ermöglichen.
  • Seite 269 Systemhandbuch Schnittstelle für Erweiterungsperipherie -MASTER (E): Dieses Signal kann zusammen mit einer DRQ-Leitung benutzt werden, um einem externen Master (Prozessor oder DMA-Controller auf Erweiterungskarte) die Steuerung des Systems zu ermöglichen. Der externe Master gibt ein DRQ auf einen DMA-Kanal. Nachdem -DACK empfangen wurde, kann das "MASTER-Signal"...
  • Seite 270 Schnittstelle für Erweiterungsperipherie Systemhandbuch 18 - 12 C79000-B8500-C073-01...

  • Seite 271: Arcnet-Interface

    ARCNET-Interface ARCNET-Interface ARCNET steht für Attached Ressource Computer Network. Es kann Rechnersysteme (Siemens Computer, Programmiergeräte) koppeln. Die Rechnersysteme sind über Lichtwellenleiter miteinander verbunden. Je nachdem, welches LWL-Modul verwendet wird, kann ein Plastik oder ein Glasfaser-Lichtwellenleiter verwendet werden. Das PG 730 ist standardmäßig mit einem Plastik-LWL-Anschluß ausgerüstet. Zwei Rech- nersysteme dürfen max.

  • Seite 272: Blockschaltbild

    ARCNET-Interface Systemhandbuch Das ARCNET zugrundeliegende "modified token passing"-Verfahren beruht darauf, daß von Knoten (RIM = Resource Interface Module) zu Knoten (RIM) ein Token (= Pfand) weitergereicht wird. Hat ein Knoten den Token, so kann er über das Netzwerk verfügen und Nachrichten senden, während alle anderen Knoten mithören und emp- fangen.

  • Seite 273: Adreßbereiche Der Arcnet-Schnittstelle

    Systemhandbuch ARCNET-Interface Bei dem ARCNET-Controller handelt es sich um einen hochintegrierten Baustein, der wiederum aus einem Mikrosequenzer, einem dual-ported RAM-Puffer und einigen Konfigurations- und Steuerregister besteht. Der Mikrosequenzer übernimmt die Steuerung des RAM, und gleichzeitig sorgt er für den Empfang und das Senden von Telegrammen. Empfangene Telegramme werden im RAM abgelegt.
  • Seite 274 ARCNET-Interface Systemhandbuch Neben der Knotennummer wird mit dem SETUP-Programm die Reaktionszeit der Schnittstelle und ein Speicherbereich eingestellt. Es werden zwei Speicherbereiche unterschieden: Standard-Adreßbereich "Memory-Mapped" 0E0000 H Alternativ-Adreßbereich "Memory-/ I/O-Mapped" 0D0000 H Zur Programmierung der Schnittstelle werden die Controller-Register und der RAM-Puf- fer benötigt.

  • Seite 275: Initialisierung

    Systemhandbuch ARCNET-Interface 19.3 Initialisierung Nach RESET ist die ARCNET-Schnittstelle gesperrt und der Controller ist im "Reset- Zustand". Wird das Bit 0 des I/O-Ports 0065 H gesetzt, so ist die Schnittstelle im Memory-Adreßraum 000E0000..000E0FFF H freigegeben. Bevor die Schnittstelle benutzt werden kann, muß 1.

  • Seite 276: Wählen Des Adreßbereichs

    ARCNET-Interface Systemhandbuch 19.3.1 Wählen des Adreßbereichs Memory Adresse 000E 0904 H bzw. 000D 0904 H nur schreiben 15..8 Knotennummer 0: Knotennummer speichern und freigeben 1: Knotennummer vom High-Byte einlesen (01 Über- gang) nach POWER ON ist dieses Bit gelöscht (0) 0: der Controller ist freigegeben 1: der Controller wird auf Hardware-Reset gehalten und die Knotennummer ist gelöscht...

  • Seite 277: Controller Konfigurieren

    Systemhandbuch ARCNET-Interface ES:[904h],AL ;Controller-Adreßbereich immer ;im Segment 0E000h setzen AH,Knotennummer AL,80h [904],AX ;mit der steigenden Flanke des Bits 7 ;wird die Knotennummer geschrieben AL,0FFh-80h-40h ;Bit 7 und Reset-Bit (Bit 6) löschen [904],AL ☞ Das Register mit dem Offset 0904 H ist nicht rücklesbar. 19.3.3 Controller konfigurieren Der ARCNET-Controller muß...

  • Seite 278: Die Controller-Register

    ARCNET-Interface Systemhandbuch 19.4 Die Controller-Register Die Controller-Register werden im Memory-Adreßbereich 000E 0000 H mit Memory- Befehlen "MOV" bei den Adressen 000E 0800 H + REGISTER angesprochen. Im alternativen Adreßbereich 000D 0000 H werden die Controller-Register mit I/O-Befeh- len "IN" "OUT" bei den Adressen 02E0 + REGISTER angesprochen. Register Zugriff Bedeutung...

  • Seite 279: Com9026 Register

    Systemhandbuch ARCNET-Interface 19.4.1 COM9026 Register Status Adresse 000E 0800 H ( alt. I/O-Adr. 02E0 H) nur lesen 1: Telegramm empfangen ET 1 Schalter Reg.1 Bit 4 ET 2 Schalter Reg.2 Bit 3 1: POWER ON Reset ist erfolgt 1: Test 1: Rekonfigurations-Time-Out 1: gesendetes Telegramm ist quittiert 1: Transmitter ist sendebereit...

  • Seite 280: Weitere Funktionsregister

    ARCNET-Interface Systemhandbuch Kommando Adresse 000E 0801 H ( alt. I/O-Adr. 02E1 H) nur schreiben 7 6 5 4 3 2 1 0 x x x x 0 0 0 0 nur für COM 90C66/’165 Transmit- Interrupt löschen x x x x x 0 0 1 Sender sperren x x x x x 0 1 0 Empfänger sperren...
  • Seite 281 Systemhandbuch ARCNET-Interface Konfiguration Adresse 000E 0802 H ( alt. I/O-Adr. 02E2 H) lesen und schreiben Busbreitendefinition: immer 0: Der Controller darf nur im 8-bit-Mode betrieben werden ! nach Reset ist das Bit gelöscht 1: Command Chaining enable Decodiermodus immer 1 ET1 (siehe unten) ET2 (siehe unten) 0: beim Zugriff werden keine Waitstates eingefügt...
  • Seite 282 ARCNET-Interface Systemhandbuch Die Antwortzeit wird ermittelt: pro Knotenvermittlungsstelle (HUB) ca. 2x0,2 µs + pro 1 km Koaxialleitung RG62/U ca. 2x4,2 µs + Reaktionszeit des COM 90C66 ca. 12,6 µs Zum Einstellen des Zeitverhaltens wird das ROM-residente SETUP-Programm benutzt. Mit diesem Programm kann die Antwortzeit des Controllers an das Netzwerk angepaßt werden.

  • Seite 283: Übertragungspuffer-Zugriffsregister

    Systemhandbuch ARCNET-Interface Software-Reset Adresse 000E 0808 H..000E 080B H ( alt. I/O-Adr. 02E8..02EB H) nur schreiben 7..0 unbenutzt Beim Lesen wird auch ein Reset durchgeführt, aber der Rückgabewert ist undefiniert. 19.4.3 Übertragungspuffer-Zugriffsregister Datenbyte Low Adresse 000E 080C H ( alt. I/O-Adr. 02EC H) lesen und schreiben 7..0 Datenbits D7..D0 Datenbyte High Adresse 000E 080D H ( alt.

  • Seite 284: Übertragungspuffer

    ARCNET-Interface Systemhandbuch 19.5 Übertragungspuffer Der Übertragungspuffer ist ein 2 kbyte großes, statisches RAM, das im Controller-Bau- stein integiert ist. Es ist aufgeteilt in vier Seiten zu je 512 byte. Puffer-RAM: Bei der Basisadresse 000E 0000 H oder bei der alternativen Basisadresse 000D 0000 H 0000 H Seite 0...
  • Seite 285 Systemhandbuch ARCNET-Interface Für lange Telegramme: Adr.-Offset: 00h: SID HW-Knotennr. der Quelle (SID= source identification number) Adr.-Offset: 01h: DID HW-Knotennr. des Zieles (DID= destination identification number) Adr.-Offset: 02h: 00h immer 00h als Kennung für lange Telegr. Adr.-Offset: 03h: Zähler = 512 - Anzahl der zu übertragenden Bytes Adr.-Offset: 04h: Datenbytes...
  • Seite 286 ARCNET-Interface Systemhandbuch 19 - 16 C79000-B8500-C073-01...

  • Seite 287: Diskettenlaufwerk

    Systemhandbuch Diskettenlaufwerk Diskettenlaufwerk Das 3,5"-Diskettenlaufwerk hat eine Gesamtkapazität von 1,44 Mbyte. In diesem Laufwerk können doppelseitige 3,5"-Disketten (80 Spuren je Seite) eingesetzt werden, entweder "high density" mit 1,44 Mbyte oder "normal density" mit 720 kbyte; die Anpassung des Laufwerks auf den Diskettentyp erfolgt automatisch durch Abtastung der HD-Öffnung in der Diskette (Vorzugseinstellung).

  • Seite 288: Funktionelle Daten Des 3,5"-Laufwerks

    Diskettenlaufwerk Systemhandbuch 20.1.2 Funktionelle Daten des 3,5"–Laufwerks Positionierung Kopfpositionierung mittels Schrittmotor (4 Phasen, 20 Schritte/Umdrehung) und Führungsspindel 2 Schritte je Spur mechanische Positionierbegrenzung Spur 0-Erkennung über LED und Fototransistor Spur-zu-Spur-Positionierzeit: 3 ms Beruhigungszeit: kleiner 15 ms mittlere Zugriffszeit: 94 ms (incl. Beruhigungszeit) Kapazität/Antrieb Direktgetriebener Spindelmotor Drehzahl...
  • Seite 289 Systemhandbuch Diskettenlaufwerk Diskettendaten 3,5"–Laufwerk Indexerkennung Softsektorierte Disketten (1 Indeximpuls je Umdrehung) Erkennung mittels Hall-IC an der Spindel Zuverlässigkeit MTBF: 10000 Betriebsstunden, typisch MTTR: 30 Minuten typische Lebensdauer: 5 Jahre korrigierbare Lesefehler: 1 je 10 bit (2 Versuche) nicht korrigierbare Lesefehler: 1 je 10 Positionierfehler: 1 je 10 Positionierungen...

  • Seite 290: Anschlußbelegungen

    Diskettenlaufwerk Systemhandbuch 20.2 Anschlußbelegungen Signal Input/Output Pin- Pin- (bezogen auf Bezeichnung Bezeichnung Laufwerk) Signal HD IN/OPEN/HD OUT In/Out IN USE/HEAD LOAD (offen) Input DRIVE SELECT 3 (reserviert) Input INDEX Output DRIVE SELECT 0 Input DRIVE SELECT 1 Input DRIVE SELECT 2 (reserviert) Input MOTOR ON Input...
  • Seite 291 Systemhandbuch Diskettenlaufwerk Bedeutung der Signale (Die Signale sind bei Low-Pegel aktiv): HD IN/OPEN/HD OUT, Eingang/Ausgang Beim 3,5"–Laufwerk wird das Signal am Stift 2 von der nachfolgenden Brückeneinstellung beeinflußt. Die Schreibdichte wird auf folgende Wei- se ausgewählt: Aus- Brückeneinstellung Signal Richtung wahl (Stift 2) Stift 2...
  • Seite 292 Diskettenlaufwerk Systemhandbuch DRIVE SELECT 0 - 3, Eingänge Über diese Eingänge wird das gewünschte Diskettenlaufwerk selektiert; nur die Signale DRIV SELECT 0 und 1 sind relevant. Für jedes Eingangssignal ist eine Brücke vorgesehen. Der Drive-Select-Eingang, dessen Brücke eingelegt ist, selektiert das Laufwerk, wenn er aktiv (Low) wird.

  • Seite 293: Stromversorgungsanschluß

    Systemhandbuch Diskettenlaufwerk SIDE ONE SELECT, Eingang Das Signal bestimmt, welche Diskettenseite angesprochen wird (Seite 0 = high, Seite 1 = low). Seite 1 ist die Oberseite. TRACK 0, Ausgang Wenn dieser Ausgang aktiv (low) ist, befindet sich der Schreib-/Lese- kopf auf Spur 0. INDEX, Ausgang Der Indeximpuls markiert den Startpunkt einer Spur.

  • Seite 294: Brücken Beim 3,5"-Laufwerk

    Diskettenlaufwerk Systemhandbuch 20.4 Brücken beim 3,5"–Laufwerk Auf der Logikplatine befinden sich mehrere Steckbrücken, die folgendes Aussehen haben (Bild: die in der Vorzugeinstellung gesteckten Brücken sind dicker gezeichnet): H HO L H I H H I Signalstecker (indirekt) . . . Stromversorgung Bild 20.1: Brücken auf der Laufwerksplatine (3,5") Brücke FG...

  • Seite 295: Festplattenlaufwerk

    Systemhandbuch Festplattenlaufwerk Festplattenlaufwerk Beim PG 730 werden Festplattenlaufwerke mit 40 Mbyte bzw. 100 Mbyte Kapazität eingesetzt. Die Laufwerke sind als AT-Bus-Festplattenlaufwerke (auch IDE-Drive) ausgeführt. Bei diesen Laufwerken ist die Laufwerkselektronik, die Festplattensteuerung und das AT-Bus-Interface auf dem Laufwerk integriert. 21.1 Stromversorgung Mode 40 Mbyte Festplattenlaufwerk...

  • Seite 296: Funktionelle Daten

    Festplattenlaufwerk Systemhandbuch 21.2 Funktionelle Daten 40 Mbyte Laufwerk 100 Mbyte Laufwerk Formfaktor 3,5" 3,5" Nettokapazität 42,8 Mbyte 105 Mbyte Anzahl der Platten Anzahl der Köpfe Interleave Faktor 1 : 1 1 : 1 Mittlere Zugriffszeit 25 ms 19 ms Spur zu Spur 8 ms 6 ms max.

  • Seite 297: Anschlußbelegung Des At-Bus-Interface-Steckers

    Systemhandbuch Festplattenlaufwerk 21.3 Anschlußbelegung des AT-Bus-Interface-Steckers Signal Signal RESET_N reserviert IOWRITE_N IOREAD_N IOCHRDY reserviert reserviert IOCS16_N reserviert CHIP SELECT0_N CHIP SELECT1_N ACTIVE_N 21 - 3 C79000-B8500-C073-01...

  • Seite 298: Stromversorgungsanschluß

    Festplattenlaufwerk Systemhandbuch 21.4 Stromversorgungsanschluß Belegung Stromversorgungs- +12 V anschluss Pin-Bezeichnung +5 V Bild 21.1: Stromversorgungsanschluss Der Stromversorgungsanschluß ist beim 40 Mbyte-Laufwerk und beim 100 Mbyte-Lauf- werk gleich. 21.5 Brücken Diagnose und interner Jumper ext. LED-Anschluss Laufwerksstecker alternativer Stromversorgungs- Stromversorgungsanschluss anschluss 40 Pin Busverbindung Bild 21.2: 40 Mbyte-Festplattenlaufwerk 21 - 4...

  • Seite 299: Brückenbelegung Am 40 Mbyte-Laufwerk

    Systemhandbuch Festplattenlaufwerk 21.5.1 Brückenbelegung am 40 Mbyte-Laufwerk Auf der Leiterplatte des Laufwerks befinden sich vier Steckbrücken. Mit den vier Brücken läßt sich das Laufwerk wie folgt einstellen: • Einziges Laufwerk (Grundeinstellung) • Master im Master-Slave-Betrieb (bei zwei Laufwerken) • Slave im Master-Slave-Betrieb (bei zwei Laufwerken) Brücke einzelnes Laufwerk Master...

  • Seite 300: Einstellungen Am 100 Mbyte-Laufwerk

    Festplattenlaufwerk Systemhandbuch 21.5.2 Einstellungen am 100 Mbyte-Laufwerk Auf der Leiterplatte des Laufwerks befinden sich drei Steckbrücken (siehe Bild). interne Laufwerksstecker Jumper Stromversorgungsanschluss 40 Pin Busverbindung Bild 21.3: 100 Mbyte-Festplattenlaufwerk Mit den drei Brücken läßt sich das Laufwerk wie folgt einstellen: •...

  • Seite 301: Steckerbelegungen

    Systemhandbuch Steckerbelegungen Steckerbelegungen 22.1 Grundplatine 22.1.1 Steckerbelegung der seriellen Schnittstelle Pin-Nummer Kurzbezeichnung Bedeutung IN/OUT TxD (D1) Ausgang Sendedaten RxD (D2) Empfangsdaten Eingang RTS (S2) Sendeteil einschalten Ausgang CTS (M2) Sendebereitschaft Eingang DSR (M1) Betriebsbereitschaft Eingang GND (E2) Betriebserde Eingang DCD (M5) Empfangs-Signalpegel +TTY_RxD Linienstrom empfangen...

  • Seite 302: Steckerbelegung Der Com 2-Schnittstelle (Maus)

    Steckerbelegungen Systemhandbuch 22.1.2 Steckerbelegung der COM 2-Schnittstelle (Maus) Pin-Nummer Kurzbezeichnung Bedeutung IN/OUT DCD (M5) Empfangssignalpegel Eingang RxD (D2) Empfangsdaten Eingang Ausgang TxD (D1) Sendedaten DTR (S1) Endgerät bereit Ausgang GND (E2) Betriebserde DSR (M1) Betriebsbereitschaft Eingang Stifte (S2) Sendeteil einschalten Ausgang (M2) Sendebereitschaft...

  • Seite 303: Steckerbelegung Der Lpt 1-Schnittstelle

    Systemhandbuch Steckerbelegungen 22.1.3 Steckerbelegung der LPT 1-Schnittstelle Signal Richtung Signal Richtung /STROBE /STROBE DAT 0 DAT 0 DAT 1 DAT 1 DAT 2 DAT 2 DAT 3 DAT 3 DAT 4 DAT 4 DAT 5 DAT 5 DAT 6 DAT 6 DAT 7 DAT 7 /ACK...

  • Seite 304: At-Busfestplatten-Interface X4

    Steckerbelegungen Systemhandbuch 22.1.4 AT-Busfestplatten-Interface X4 Signal Signal RESET_N reserviert IOWRITE_N IOREAD_N IOCHRDY reserviert reserviert IOCS16_N reserviert CS0_N CS1_N ACTIVE_N 22 - 4 C79000-B8500-C073-01...

  • Seite 305: Floppydisk-Schnittstelle X5

    Systemhandbuch Steckerbelegungen 22.1.5 Floppydisk-Schnittstelle X5 Pin Signal Pin Signal HIGH/NORMAL DENSITY IN USE/HEAD LOAD DRIVE SELECT 3 INDEX DRIVE SELECT 0 DRIVE SELECT 1 DRIVE SELECT 2 MOTOR ON DIRECTION SELECT STEP WRITE DATA WRITE GATE TRACK 00 WRITE PROTECT READ DATA SIDE ONE SELECT READY/DISK CHANGE...

  • Seite 306: Busstecker Auf Der Grund- Und Busplatine

    Steckerbelegungen Systemhandbuch 22.1.7 Busstecker auf der Grund- und Busplatine Signal Signal Ground -I/O CHCK RESET DRV +5 V DC Power IRQ 9 -5 V DC Power DRQ 2 *) -12V DC Power +12 V DC Power Ground -I/O CHRDY -SMEMW AEN *) -SMEMR SA19...
  • Seite 307 Systemhandbuch Steckerbelegungen Signal Signal -MEM CS16 SBHE -I/O CS16 IRQ 10 IRQ 11 IRQ 12 IRQ 15 IRQ 14 -DACK 0 DRQ 0 -MEMR -DACK 5 -MEMW DRQ 5 SD08 -DACK 6 SD09 DRQ 6 SD10 -DACK 7 SD11 DRQ 7 SD12 +5 V DC Power...

  • Seite 308: Speichererweiterung X8 Und X9

    Steckerbelegungen Systemhandbuch 22.1.8 Speichererweiterung X8 und X9 Reihe A Reihe B + 5 V + 5 V CAS (Bank 2,3 Low-Byte) CAS (Bank 2,3 High-Byte) frei frei Parity Parity RAS (Bank2,3) RAS (Bank2,3) CAS (Bank 2,3 Low-Byte) CAS (Bank 2,3 High-Byte) Parity Parity + 5 V...

  • Seite 309: Monitorstecker X12

    Systemhandbuch Steckerbelegungen 22.1.9 Monitorstecker X12 Signal GRÜN BLAU HSYNC VSYNC Die Pins 4, 5, 9, 11, 12 und 15 sind nicht beschaltet. 22.1.10 S/W-LCD-Schnittstelle X13 Signal Signal VLCD (-24 V) UPPER DATA 0 UPPER DATA 1 UPPER DATA 2 UPPER DATA 3 LOWER DATA 0 LOWER DATA 1 LOWER DATA 2...

  • Seite 310: Steckerbelegung Simatic-Modulschnittstelle X15

    Steckerbelegungen Systemhandbuch 22.1.11 Steckerbelegung SIMATIC-Modulschnittstelle X15 Reihe c Reihe b Reihe a SADB12 +5 V (U SADB 0 SADB 1 SADB 2 SADB 3 SADB 4 SADB 5 SADB 6 SADB 7 SADB 8 SADB 9 SADB10 SADB11 SADB13 / PGM 1 SADB14 / PGM 2 OE_N / PGM 3 PGM_N / PGM 4...

  • Seite 311: Lautsprecheranschluß X16

    Systemhandbuch Steckerbelegungen 22.1.12 Lautsprecheranschluß X16 Signal Lautsprecher (TTL-Pegel) +5 V Bild 22.5: Lautsprecheranschluß 22.1.13 Tastaturanschluß X17 Signal Signal + 5 V Clockleitung Datenleitung 22.1.14 Batterieanschluß X18 und X26 Signal + 3,6 V Bild 22.6: Batterieanschluß 22 - 11 C79000-B8500-C073-01...

  • Seite 312: Schlüsselschalteranschluß X19

    Steckerbelegungen Systemhandbuch 22.1.15 Schlüsselschalteranschluß X19 Signal RESET_N (Low=Reset) S7 (Low=Tastaturverriegelung) 10 K Pull-UP an +5 V Bild 22.7: Schlüsselschalteran- schluß 22.1.16 Stromversorgungsanschluß X20 +5 V 12 V -12 V 12 V reserviert 12 V -5 V 12 V Sense 5 V Sense 0 V Sense (12 0 V Sense(5 V) O 0 V pot.

  • Seite 313: Steckerbelegung Farb-Lcd-Schnittstelle X21

    Systemhandbuch Steckerbelegungen 22.1.17 Steckerbelegung Farb-LCD-Schnittstelle X21 Signal Signal VLCD (-24 V) CLOCK Col. GRÜN 2 GRÜN 1 GRÜN 0 BLAU 2 BLAU 1 BLAU 0 ROT 2 ROT 1 ROT 0 FEATURE CONIN 1 VERTIKAL CLOCK HORIZONTAL-CLOCK + 5 V + 12 V 0 V (Hinterleuchtung) + 5 V...

  • Seite 314: Erweiterungsanschluß Der Higraph X23

    Steckerbelegungen Systemhandbuch 22.1.19 Erweiterungsanschluß der HIGRAPH X23 Signal Signal frei +5 V LINT_2 Interrupt frei IRES_N Rücksetzen frei CS2_N Chip Select ERD_N Lesen EWR_N Schreiben frei ECAS_N Spaltenadreß-Strobe frei frei frei frei LA16 LA17 frei frei frei frei frei frei LD10 LD11 LD12...

  • Seite 315: Netzteil

    Systemhandbuch Steckerbelegungen 22.2 Netzteil 22.2.1 Peripheriestecker X1 Signal - 24 V + 12 V + 12 V + 5 V Bild 22.10 Peripheriestecker X1 22 - 15 C79000-B8500-C073-01...

  • Seite 316: Grundplatine X5

    Steckerbelegungen Systemhandbuch 22.2.2 Grundplatine X5 D-Buchsenleiste mit Hochstromkontakten (Draufsicht auf Buchse): +5 V reserviert Reset_N Power-Good 24 V pot. frei 0 V pot. frei 0 V Sense(5 V)O 0 V Sense (12V) 5 V Sense 12 V Sense -5 V 12 V frei 12 V...

  • Seite 317: Tastaturstecker Zum Grundboard

    Systemhandbuch Steckerbelegungen 22.3 Tastaturstecker zum Grundboard Signal Signal frei frei frei + 5 V Taktleitung frei Datenleitung frei frei 22 - 17 C79000-B8500-C073-01...

  • Seite 318: Anschlußbelegung Des Diskettenlaufwerks

    Steckerbelegungen Systemhandbuch 22.4 Laufwerke 22.4.1 Anschlußbelegung des Diskettenlaufwerks Signal Input/Output Pin- Pin- (bezogen auf Bezeichnung Bezeichnung Laufwerk) Signal HIGH/NORMAL DENSITY Input IN USE/HEAD LOAD Input DRIVE SELECT 3 Input INDEX Output DRIVE SELECT 0 *) Input 10 (16) DRIVE SELECT 1 *) Input 12 (14) 11 (15)

  • Seite 319: Anschlußbelegungen Des Festplattenlaufwerks

    Systemhandbuch Steckerbelegungen 22.4.2 Anschlußbelegungen des Festplattenlaufwerks Signal Signal RESET_N reserviert IOWRITE_N IOREAD_N IOCHRDY reserviert reserviert IOCS16_N reserviert CS0_N CS1_N ACTIVE_N 22 - 19 C79000-B8500-C073-01...

  • Seite 320: Stromversorgungsanschluß Der Laufwerke

    Steckerbelegungen Systemhandbuch 22.4.3 Stromversorgungsanschluß der Laufwerke Stromversorgungsanschluß des Festplattenlaufwerks Belegung Platine o o o o +12 V Stromversorgungs- anschluss Pin-Bezeichnung +5 V Bild 22.12: Stromversorgungsanschluß des Festplattenlaufwerks Stromversorgungsanschluß des 3,5" Floppy-Laufwerks Belegung Pin-Bezeichnung +5 V Stromversorgungs- anschluss Platine offen Bild 22.13: Stromversorgungsanschluß des 3,5"Floppy-Laufwerks 22 - 20 C79000-B8500-C073-01...

  • Seite 321: Steckerbelegung Des S/W-Lcd-Inverters

    Systemhandbuch Steckerbelegungen 22.5 Steckerbelegung des S/W-LCD-Inverters Stecker zur Grundplatine X1 Signal Signal VLCD (-24 V) UPPER DATA 0 UPPER DATA 1 UPPER DATA 2 UPPER DATA 3 LOWER DATA 0 LOWER DATA 1 LOWER DATA 2 LOWER DATA 3 FRAME PULSE reserviert (FP) LINE PULSE SHIFT CLOCK...
  • Seite 322 Steckerbelegungen Systemhandbuch Stecker zur LCD-Anzeige X2 Pin Signal frei FRAME PULSE LINE PULSE SHIFT CLOCK + 5 V -17,5 .. -22 V - 24 V 22 - 22 C79000-B8500-C073-01...
  • Seite 323 Systemhandbuch Steckerbelegungen Steckerbelegung zur Hinterleuchtung X3 und X4 Pin Signal Versorgung Röhre 1 Versorgung Röhre 2 frei Signal frei 0 V Röhre 1 und 2 22 - 23 C79000-B8500-C073-01...

  • Seite 324: Steckerbelegungen Des Farb-Lcd-Inverters

    Steckerbelegungen Systemhandbuch 22.6 Steckerbelegungen des Farb-LCD-Inverters Stecker zur Grundplatine X1 Signal Signal VLCD (-24 V) CLOCK Col. GRÜN 2 GRÜN 1 GRÜN 0 BLAU 2 BLAU 1 BLAU 0 ROT 2 ROT 1 ROT 0 FEATURE CONIN 1 VERTIKAL CLOCK HORIZONTAL-CLOCK + 5 V + 12 V...
  • Seite 325 Systemhandbuch Steckerbelegungen Stecker zum Farb-LCD X2 Signal Signal Pixel-Clock Rot 0 Rot 1 Rot 2 Grün 0 Grün 1 Grün 2 Blau 0 Blau 1 Blau 2 HSYNC VSYNC + 5 V VDD (+ 12-V-Versorgung) frei frei Stecker zur Hinterleuchtung X300 Signal Signal Versorgung Röhre 1...

  • Seite 326: Steckerbelegung S/W-Lcd-Anzeige

    Steckerbelegungen Systemhandbuch 22.7 Steckerbelegung S/W-LCD-Anzeige Belegung der Flachbandleitung Leiter Signal frei FRAME PULSE LINE PULSE SHIFT CLOCK + 5 V -17,5 .. -22 V - 24 V 22 - 26 C79000-B8500-C073-01...

  • Seite 327: Steckerbelegungen Farb-Lcd-Anzeige

    Systemhandbuch Steckerbelegungen 22.8 Steckerbelegungen Farb-LCD-Anzeige Eingangsstecker CN1 Signal Signal Pixel-Clock Rot 0 Rot 1 Rot 2 Grün 0 Grün 1 Grün 2 Blau 0 Blau 1 Blau 2 HSYNC VSYNC + 5 V VDD (+ 12 V Versorgung) frei frei Steckerbelegung der Hinterleuchtung CN2 und CN3 Signal Versorgung A-Side...
  • Seite 328 Steckerbelegungen Systemhandbuch 22 - 28 C79000-B8500-C073-01...

  • Seite 329: Farbgraphik

    Systemhandbuch Farbgraphik PG 730 Farbgraphik PG 730 23.1 Allgemeines Die Graphik des PG 730 besteht aus zwei voneinander unabhängigen Graphik- Controllern: dem VGA-Graphik-Controller für Standardanwendungen und dem HIGRAPH-Graphik-Controller für anspruchsvolle Graphikanwendungen. Beide Graphik-Controller können wahlweise das eingebaute Display und einen externen Farbmonitor mit Analogschnittstelle ansteuern.
  • Seite 330 Farbgraphik PG 730 Systemhandbuch Darstellung auf dem eingebauten Display Das eingebaute 10" S/W-Display kann in Abhängigkeit vom eingestellten Graphik- modus bis zu 8 Graustufen gleichzeitig darstellen. Beim 10’’ TFT Farb-Display können in Abhängigkeit vom eingestellten Graphik- modus bis zu 256 aus einer Palette von 512 Farben gleichzeitig dargestellt werden. Die vom Display unterstützten Auflösungen sind in nachfolgender Tabelle dargestellt: Modus...

  • Seite 331: Funktionseinheiten Der Graphik

    Systemhandbuch Farbgraphik PG 730 Darstellung auf einem externen Monitor Ein externer Monitor kann die Modes, die mit dem Display möglich sind, parallel darstellen. Auf dem Monitor können dabei bis zu 256 Farben aus einer Palette von 262 144 Farben gleichzeitig dargestellt werden. Zusätzlich zu den Graphik-Modi, die mit den Displays möglich sind, können auf dem Monitor nachfolgende Auflösungen dargestellt werden.
  • Seite 332 Farbgraphik PG 730 Systemhandbuch Das Blockschaltbild zeigt die einzelnen Komponenten des Graphikteils. Bildrefresh: ca.1% 64 MHz Speicherbelegung: RAM-Refresh: ca.3% Graphics-Pr.: 0-96% DRAM-Ctrl .: 0-96% 34010 50 MHz 1024x1024x4 Host-Interface (I/O) Bus- Interface 32-bit-CPU lokaler Bus Cache 4 I/O-16 bit-Register VRAM max.

  • Seite 333: Adreßraumbelegung Und Verwendete Interrupts Der Pg 730-Graphik

    Systemhandbuch Farbgraphik PG 730 23.3 Adreßraumbelegung und verwendete Interrupts der PG 730-Graphik 23.3.1 Vorzugseinstellungen Die Auswahl des Adreßbereichs und des verwendeten Interrupts der HIGRAPH- Graphik erfolgt über Port D. Das System-BIOS gibt beim Gerätehochlauf die I/O- Adressen 0340 - 0347 H und den Interrupt IRQ 11 für den Betrieb der HIGRAPH frei.

  • Seite 334: Higraph-Graphikbeschreibung

    Farbgraphik PG 730 Systemhandbuch 23.4 HIGRAPH-Graphikbeschreibung Herzstück der HIGRAPH-Graphik ist der "Graphik-Systemprozessor" TMS34010 von Texas Instruments. Der GSP kann selbständig als Slave leistungsfähige Graphikroutinen ausführen. Über das Host-Interface verkehrt der GSP mit dem Systembus. Am lokalen Bus sind Lokal-RAM, VRAM, Color-Lookup-Table und GSP-Port angeschlossen. Vom GSP werden alle CRT-Steuersignale geliefert.

  • Seite 335: Gsp-Registersatz

    Systemhandbuch Farbgraphik PG 730 Er zeichnet sich durch folgende Eigenschaften aus: • frei programmierbarer 32-bit-CMOS-Prozessor RISC-Architektur, optimiert auf Graphikanwendungen. • 1 Gbit Adressiervolumen (Bitadressierung) • 31 Register, 32 bit breit • 6 MIPS, Zeichenrate 48 Millionen Pixel pro Sekunde • umfangreicher Befehlssatz (127 Instruktionen), 256 byte Befehls-Cache •...
  • Seite 336 Farbgraphik PG 730 Systemhandbuch Registersatz A (15 universelle 32-bit-Register A0-A14) Registersatz B (15 32-bit-Register B0-B14, enthalten bei Pixel-Befehlen und Pixel- Blocktransfers PIXBLT bestimmte Operanden, sind aber auch universell verwend- bar) SADDR Adresse des Quellfeldes für PIXBLT SPTCH Quell-Pitch (Schrittweite von Zeile zu Zeile) DADDR Adresse des Zielfeldes für PIXBLT DPTCH...
  • Seite 337 Systemhandbuch Farbgraphik PG 730 GSP-Steuerregister Hier folgt eine kurze Erklärung der Steuerregister (Bild). GSP-Adresse REGISTER REFCNT C000 01F0 DRAM REFRESH COUNT DPYADR DISPLAY ADDRESS COUNT C000 01E0 VCOUNT VERTICAL COUNT C000 01D0 HCOUNT HORIZONTAL COUNT C000 01C0 DPYTAP C000 01B0 DISPLAY TAP POINT ADDRESS C000 01A0...
  • Seite 338 Farbgraphik PG 730 Systemhandbuch (Nicht erwähnte Bits in den nachfolgenden Aufstellungen sind reserviert. * = Vorzugswert bzw. schaltungsbedingt) Der GSP enthält 4 verschiedene Arten von Steuerregistern: – Local-Memory-Control-Register Konfigurierung Memory- Controllers – Video-Timing-Register Parametrierung Synchron- Austastsignale, sowie zur Steuerung der VRAM –...
  • Seite 339 Systemhandbuch Farbgraphik PG 730 Source Pitch Conversion Factor CONVSP Adresse 0 C000 0130 H Vorzugswert: 0 Destination Pitch Conversion Factor CONVDP Adresse 0 C000 0140 H Vorzugswert: 0 Beide Register enthalten Parameter zur Umsetzung von XY- in lineare Adressen (für einige CPU-Befehle). Pixel Size Register PSIZE Adresse 0 C000 0150 H...
  • Seite 340 Farbgraphik PG 730 Systemhandbuch Interrupt-Enable-Register INTENB Adresse 0 C000 0110 H Vorzugswert: 0 Bedeutung External Interrupt 1 Enable External Interrupt 2 Enable Host-Interrupt Enable Display Interrupt Enable Window Violation Interrupt Enable jeweils: 0 = Interrupt gesperrt 1 = Interrupt freigegeben Interrupt-Pending-Register INTPEND Adresse 0 C000 0120 H...
  • Seite 341 Systemhandbuch Farbgraphik PG 730 Video-Timing und Screen-Refresh-Register Diese 16-bit-Register dienen zur Einstellung der Videozeiten. Die Parameter für den Verlauf einer Zeile sind in Schritten vom 16-fachen der - Pixelclock(PCLK)-Periodendauer (= Videoclock VCLK) einstellbar, z.B. bei Pixel- clock von 25 MHz (40 ns) in Schritten von 0,64 µs; die CLKSEL-Bits im GSP-Port wählen diesen PCLK aus.
  • Seite 342 Farbgraphik PG 730 Systemhandbuch Horizontal-Total-Register HTOTAL Adresse 0 C000 0030 H Vorzugswert: 0031 H Anzahl der VCLK-Perioden -1 pro Zeile (Dieses Register bestimmt zusammen mit PCLK die Horizontalfrequenz bzw. die Zeilendauer). Horizontal-Count-Register HCOUNT Adresse 0 C000 01C0 H Vorzugswert: -- Internes 16-bit-Zählregister, das zu Beginn des horizontalen Synchron- impulses zurückgesetzt wird;...
  • Seite 343 Systemhandbuch Farbgraphik PG 730 Vertical-End-Sync-Register VESYNC Adresse 0 C000 0040 H Vorzugswert 0001 H Anzahl der Zeilen -1 bis zum Ende des Synchronimpulses Vertical-End-Blank-Register VEBLNK Adresse 0 C000 0050 H Vorzugswert: 0021 H Anzahl der Zeilen -1 bis zum Ende des Dunkeltast-Intervalls Vertical-Start-Blank-Register VSBLNK Adresse 0 C000 0060 H...
  • Seite 344 Farbgraphik PG 730 Systemhandbuch Display-Control-Register DPYCTL Adresse 0 C000 0080 H Vorzugswert: 0F010 H Bedeutung Horizontal Sync Direction HSD Disable External Video DXV HSYNC- und VSYNC-Pin des GSP können als Eingang oder als Ausgang geschaltet werden (für externe Synchronisation). HSYNC VSYNC Eing.
  • Seite 345 Systemhandbuch Farbgraphik PG 730 Display-Tap-Point-Address-Register DPYTAP Adresse 0 C000 01B0 H Vorzugswert: 0 Bestimmt die Pixelspalte, mit der die Abbildung beginnt (für Soft-Panning); erhöht man DPYTAP um 1, so wird die Abbildung auf dem Bildschirm um 4 Pixel nach links verschoben. Host-Interface-Register Die Host-Interface-Register dienen zum Datenaustausch zwischen Host-CPU und dem HIGRAPH-Graphik-Teil über den AT-Systembus sowie zur Steuerung des...
  • Seite 346 Farbgraphik PG 730 Systemhandbuch Host-Interface-Control-Register High Byte HSTCTLH Adresse 0 C000 0100 H Vorzugswert: -- Bedeutung Halt GSP Processing HLT 1 = GSP führt keine weiteren Befehle aus (nur noch DRAM-Refresh und Bildrefresh) Cache Flush CF 0 = Befehls-Cache des GSP aktiviert 1 = Befehls-Cache des GSP löschen und ausschalten Lower Byte Last LBL Dient zur Einstellung des Host-Interface auf verschiedene Host-...

  • Seite 347: Interface Zum Systembus

    Systemhandbuch Farbgraphik PG 730 Host-Interface-Data-Register HSTDATA Adresse 0 C000 00C0 H Vorzugswert: -- 16-bit-Zwischenregister zum Datenaustausch zwischen Host-CPU und HIGRAPH Graphikteil. Das Datum der durch HSTADRL und HSTADRH definierten Speicherzelle im GSP-Adreßraum wird vom GSP durch einen lokalen Speicherzyklus in dieses bzw. aus diesem Zwischenregister über- tragen.

  • Seite 348: Lokaler Bus

    Farbgraphik PG 730 Systemhandbuch 23.4.4 Lokaler Bus Der lokale Bus wird vom GSP über einen kombinierten 16 bit breiten Adreß-Daten- bus (3-fach gemultiplext: 2x Adresse/Status, 1x Datum) angesteuert. Der lokale GSP-Datenbus ist 16 bit breit ausgelegt (LD0 - LD15). In Latches wird die 23 bit breite lokale Adresse LA4 - LA26 zwischengespeichert.

  • Seite 349: Peripherie Der Higraph-Graphik

    Systemhandbuch Farbgraphik PG 730 23.4.5 Peripherie der HIGRAPH-Graphik Der Peripheriebereich wird in einen internen und externen Bereich aufgeteilt. Interner Peripherie-Adreßbereich 01XX XXXX H Externer Peripherie-Adreßbereich 0300 XXXX H Für die Adressierung der Peripherie am GSP werden nur die (Bit)-Adressen LA13- LA26 ausgewertet.

  • Seite 350: Color-Lookup-Table

    Farbgraphik PG 730 Systemhandbuch 23.4.6 Color-Lookup-Table Für die HIGRAPH- und VGA-Graphik wird jeweils eine eigene Color-Lookup-Table verwendet. Die Ausgänge der Color-Lookup-Table der HIGRAPH- und VGA- Anschaltung sind am Ausgang zusammengefaßt. VGA-Pixel analog-rot CLUT analog-grün Monitor analog-blau VGA - Graphik TTL-rot, TTL-grün, TTL-blau Display Port CLUT...
  • Seite 351 Systemhandbuch Farbgraphik PG 730 Die Farbpalette umfaßt 256 Zellen mit je 18 bit; die einzelnen Zellen können, wenn die HIGRAPH aktiv ist, über die Pixeladresse PX (Bildinformation) oder das Pixel- Adreßregister (lesen/schreiben) adressiert werden. Es gibt nur ein Pixel-Adreßregi- ster für die Farbpalette, das über zwei verschiedene GSP-Adressen (Lesemodus/ Schreibmodus) angesprochen werden kann.
  • Seite 352 Farbgraphik PG 730 Systemhandbuch Zum Lesen schreibt man eine neue Pixeladresse über 01030000 H ein; damit wird der Wert aus der Farbpalette gleichzeitig ins Farbwerteregister übernommen. Die 3 Farbwerte können nun vom GSP ausgelesen werden. Nachdem das 3. Byte aus dem Farbwerteregister ausgelesen wurde, wird ein neuer Wert aus der Farbpalette ins Farbwerteregister übertragen und danach die Pixeladresse um 1 automatisch erhöht.
  • Seite 353 Systemhandbuch Farbgraphik PG 730 Darstellung auf dem S/W-LCD-Display Das S/W-Display ist über eine Farb-Graustufenumsetz-Logik direkt mit den TTL- Ausgängen der Color-Lookup-Table verbunden. Zur Graustufenumsetzung wird vom Rot-, Grün-, und Blau-Kanal der Color-Lookup-Table jeweils Bit 5 verwendet. Damit ergibt sich im HIGRAPH-Betrieb bei 640x480 die nachfolgende Farb-Graustu- fenzuordnung.

  • Seite 354: Vram

    Farbgraphik PG 730 Systemhandbuch 23.4.7 VRAM Als Bildwiederholspeicher dient das VRAM. Es ist 16 bit breit in 4 Bänken (je 128 kbit) organisiert. Es wird vom GSP von 00000000 H bis 003FFFF0 H adressiert. Die Pixelinformation ist in aufeinanderfolgenden Bits gespeichert (Packed-Pixel). LD15 LD11 Pixel n+3...

  • Seite 355: Lokales Ram

    Systemhandbuch Farbgraphik PG 730 Der GSP spricht das VRAM mit Schreib-/Lesezyklen oder mit Transferzyklen an (3 Zugriffsarten). Die seriellen Ausgänge des VRAM (16 bit) werden über Schiebere- gister (Geschwindigkeitstransformation 1:4) auf die Adreßeingänge der Color-Loo- kup-Table (4 Bit) geschaltet, um dort den zugehörigen Farbton auszuwählen Der Refresh des VRAM wird vom GSP als "CAS-before-RAS-refresh"...
  • Seite 356 Farbgraphik PG 730 Systemhandbuch LINT2_N können dem GSP "Besonderheiten" durch die Erweiterung gemeldet werden. Im Adreßfenster können zum Chip-Select die Adreßleitungen LA16 und LA17 – unterschieden werden. Der Datenbus ist 16 bit breit. Es stehen 6 Steuersignale zur Verfügung (aktiv low, außer LINT2_N): IRES_N L = rücksetzen CS2_N...

  • Seite 357: Display-Schnittstellen

    Systemhandbuch Farbgraphik PG 730 23.7 Display-Schnittstellen Die beiden internen Display-Schnittstellen X13 (S/W-LCD) und X21 (TFT-Display) können nicht gleichzeitig angesteuert werden. Farb-Display-Schnittstelle: Die interne Farb-Display-Schnittstelle ist auf den 26poligen Rechteckstecker X21 geführt. Das Display kann wahlweise (über GSP-Port) durch die VGA-Graphik oder die HIGRAPH-Graphik angesteuert werden.
  • Seite 358 Farbgraphik PG 730 Systemhandbuch S/W-Display-Schnittstelle: Die interne S/W-Display-Schnittstelle ist auf den 26poligen Rechteckstecker X13 ge- führt. Das Display kann wahlweise (über GSP-Port) durch die VGA-Graphik oder die HIGRAPH-Graphik angesteuert werden. Die maximal darstellbare Auflösung ist 640x480 Pixel bei 8 Graustufen. Versucht man das Display mit 1024x768 Pixel Auflösung bei HIGRAPH anzusteuern, dann wird die Display-Ansteuerung automa- tisch auf den VGA-Graphikbetrieb umgeschaltet.
  • Seite 359 Systemhandbuch Farbgraphik PG 730 Externer Monitoranschluß VGA Signalname Signalname Signalname nicht belegt GRÜN nicht belegt BLAU nicht belegt nicht belegt nicht belegt nicht belegt Erweiterungsanschluß X23 Die 50polige Erweiterungsanschlußbuchse befindet sich auf dem Motherbord. Sie ist nur bei geöffnetem Gerät zugänglich. An den Erweiterungsanschluß kann die ange- botene FAST-PRINT Option angeschlossen werden.
  • Seite 360 Farbgraphik PG 730 Systemhandbuch nicht belegt LD10 LD11 LD12 LD13 LD14 LD15 + 5V nicht belegt nicht belegt nicht belegt nicht belegt nicht belegt nicht belegt 23 - 32 C79000-B8500-C073-01...

  • Seite 361: Initialisierung Des Gsp-Teils (Beispiel)

    Systemhandbuch Farbgraphik PG 730 23.8 Initialisierung des GSP-Teils (Beispiel) ;********************************************************************************************** ;********************************************************************************************* ;** Programm zur Initialisierung der HIGRAPH Graphikanschaltung PG 730 ;** Das Programm Initialisiert die Steuerregister des Graphikprozessor ;** TI34010 und das GSP-Port. Die Colour-Lookup-Table wird fuer Monitor ;** und TFT-Display-Betrieb initalisiert. ;********************************************************************************************* ;********************************************************************************************* .186...
  • Seite 362 Farbgraphik PG 730 Systemhandbuch ;Colour-Lookup-Table- lut_wr_adr_h 0100h ; -Addressreg.(write mode) lut_data_h 0101h ; -Colour Value Register lut_mask_h 0102h ; -Pixel Mask Register lut_rd_adr_h 0103h ; -Addressreg.(read mode) lut_adr_l 0000h ;Low-Word of CLUT-Adr ;------------ Values ----------------------------------------------------; halt_gsp 0F800h ;halt / HSTCTL-Reg. gsp_to_ext ;GSP-Port fuer TI 640x480 gsp_to_vga...
  • Seite 363 Systemhandbuch Farbgraphik PG 730 dx,gsp_port_h ;point to gsp_port bx,gsp_port_l ax,0 ;reset gsp_port cx,1 ;1 word to write ;setup HADDR-Reg. call write_to_gspmem ;--------------------------------------------------------------------------------------------------- - ------; ; Setup GSP-I/O-Register ;--------------------------------------------------------------------------------------------------- - ------; dx,io_adr_h ;point to GSP-I/O-Register bx,io_adr1_l cx,12 ;length ioregs1 si,offset ioregs1 ;setup HADDR-Reg.
  • Seite 364 Farbgraphik PG 730 Systemhandbuch bx,lut_adr_l ;every palette has cx,16*3 ;16*3 entries (R/G/B) si,offset colors_0 ;setup HADDR-Reg. call move_to_gspmem next_pal_0 ;loop to load table 0-7 di,8 ;do next 8 palettes next_pal_1: bx,lut_adr_l cx,16*3 si,offset colors_1 ;setup HADDR-Reg. call move_to_gspmem next_pal_1 ;loop to load table 8-15 dx,lut_mask_h ;point to lut-pixel- bx,lut_adr_l...
  • Seite 365 Systemhandbuch Farbgraphik PG 730 bx,vidmem_l ;point to start of dx,vidmem_h ;video-memory di,stripes_max ;setup counter ;first stripe setup next_stripe: ;HADDR-Reg. cx,fill_cnt ;fill_count call write_to_gspmem ;inc stripe-counter skip_fill ;all stripes filled ax,1111h ;new colour for next stripe ;use unchanged HADDR-Reg. next_stripe ;for next stripes ;--------------------------------------------------------------------------------------------------- - ------;...
  • Seite 366 Farbgraphik PG 730 Systemhandbuch ;*************** SUBROUTINES ******************* ;---------------- move to gsp local memory -------------------------------; ;at entry: ;CY set: CY not set: ;bx = low word of start-adr bx,dx = don’t care ;dx = high word of start-adr start-adr = current ;address(HADDR) ;cx = count of words to move...
  • Seite 367 Systemhandbuch Farbgraphik PG 730 ax = value to fill; cx = count of words to fill ; ;at exit: cx,flags destroyed ;-------------------------------------------------------------------------------------; write_to_gspmem: push ;save dx push ;store value fill_blk ;don’t change HADDR-Reg. push ;store adr_high dx,hst_adr_low ;point to HADDRL-Register ax,bx ;get low-word of start-adr dx,ax...
  • Seite 368 Farbgraphik PG 730 Systemhandbuch 0001h ;VESYNC (C000 0040)> 2 lines = 0,06ms 0018h ;VEBLNK (C000 0050)> 25 lines = 0,80ms 01F8h ;VSBLNK (C000 0060)> 505 lines = 16,16ms 01FFh ,VTOTAL (C000 0070)> 521 lines = 16,38ms 0F010h ;DPYCTL (C000 0080) ;enable Video, noninterlaced, enable screen refresh, ;no Shiftregister transfer enable, ;screen origin >...
  • Seite 369 Systemhandbuch Farbgraphik PG 730 0000h,002Ah,0000h green 0000h,002Ah,002Ah cyan 002Ah,0000h,0000h 002Ah,0000h,002Ah magenta 002Ah,002Ah,0000h brown 002Ah,002Ah,002Ah white 0015h,0015h,0015h dark grey 0015h,0015h,003Fh light blue 0015h,003Fh,0015h light green 0015h,003Fh,003Fh light cyan 003Fh,0015h,0015h light red 003Fh,0015h,003Fh light magenta 003Fh,003Fh,0015h yellow 003Fh,003Fh,003Fh light white COLORS_1 0000h,0000h,0000h black 0000h,0000h,002Ah blue...

  • Seite 370: Vga-Graphik

    Farbgraphik PG 730 Systemhandbuch 23.9 VGA-Graphik Die VGA-Graphik des PG 730 (VGA: Video Graphics Array) kann im Textmodus und im Graphikmodus betrieben werden. Parallel zum eingebauten Display kann gleichzeitig ein Multisync-Monitor mit analoger Schnittstelle betrieben werden. Das maximal zuläsige Monitoranschlußkabel darf 1,5 m lang sein. Auf dem Monitor sind 16 bzw.

  • Seite 371: Beschreibung Der Vga-Funktionsblöcke

    Systemhandbuch Farbgraphik PG 730 23.9.1 Beschreibung der VGA-Funktionsblöcke In nachfolgender Abbildung sind die einzelnen Funktionsblöcke der VGA-Graphik dargestellt. Die Funktionseinheiten sind mit Nummern gekennzeichnet und werden nachfolgend im einzelnen beschrieben. 23.9.2 Funktionsblöcke der Bildschirmsteuerung 23.9.2.a Master Clock (1) Sämtliche Video-Timings werden von einem Master Clock von 25 Mhz abgeleitet. Die Periodendauer des Master Clock entspricht gleichzeitig dem Pixeltakt.
  • Seite 372 Farbgraphik PG 730 Systemhandbuch HS_VGA, VS_VGA TTL R,G,B System Bild 23.13: Funktionsblöcke der VGA-Graphik 23 - 44 C79000-B8500-C073-01...
  • Seite 373 Systemhandbuch Farbgraphik PG 730 23.9.2.d Graphik-Controller (4) Der Graphik-Controller schaltet die Daten vom Bildspeicher zum Attribut-Controller und zum Prozessor durch. Im Graphikmodus werden die Daten bitseriell zum Attribut-Controller übertragen, im Textmodus werden die Daten parallel durch den Graphik-Controller direkt zum Attribut-Controller übertragen.
  • Seite 374 Farbgraphik PG 730 Systemhandbuch 23.9.2.e Bildspeicher (5) Der Bildspeicher der VGA-Graphik hat eine Größe von 256 kbyte. Der Speicher ist aufgeteilt in 4 gleich große 64-kbyte-Speicher-Maps (C0, C1,C2,C3). Der Bildspeicher der VGA-Graphik kann an verschiedenen Stellen des Prozessor- adreßbereichs eingeblendet werden. Damit ist es möglich EGA-Graphik-Applika- tionen mit der VGA-Graphik zu betreiben.
  • Seite 375 Systemhandbuch Farbgraphik PG 730 23.9.2.f Attribut-Controller (6) Der Attribut-Controller ermöglicht es, 16 verschiedene Farben aus 64 möglichen Farben auszuwählen. Der Controller erhält die Daten aus dem Bildspeicher und formatiert sie für die Bild- schirmansteuerung, dabei werden die Darstellungsarten Blinken und Unterstreichen realisiert.
  • Seite 376 Farbgraphik PG 730 Systemhandbuch 23.9.2.g Color-Lookup-Table (7) Die Color-Lookup-Table empfängt im Pixeltakt vom Attribut-Controller 8-bit-Adres- sen, die eines der 256 Farbregister selektieren. Die auf diese Weise adressierten Farbregister enthaltenen 18 bit Farbinformationen, die in analoge Videosignale für den Monitor bzw. digitale Videosignale für die Display-Logik umgewandelt werden. Bevor eine Applikation gestartet wird, muß...
  • Seite 377 Systemhandbuch Farbgraphik PG 730 23.9.2.i S/W-LCD-Display-Controller (9) Das S/W-LCD-Display ist über eine Graustufenumsetzung direkt mit den TTL-Aus- gängen der Color-Lookup-Table verbunden. Bei den VGA-Betriebsarten werden nur die Farbausgänge des Grün-Kanals Bit 5, 4 und 3 für die Display-Darstellung aus- gewertet. Beim HIGRAPH-Betrieb werden vom Rot-, Grün- und Blau-Kanal jeweils Bit 5 zur Display-Ansteuerung verwendet.
  • Seite 378 Farbgraphik PG 730 Systemhandbuch 23.9.2.j BIOS (10) Im VGA-BIOS (Einbauplatz D88) sind die spezifischen Erweiterungen des Betriebs- systems und die Zeichengenerator-Tabellen enthalten. Zusätzlich sind die Initialisie- rungsroutinen zur VGA-Parametrierung bei verschiedenen Modi enthalten. Die VGA- BIOS-Erweiterung ist im Prozessor-Adreßbereich ab Adresse C0000 H hinterlegt (Länge 32 kbyte).

  • Seite 379: Betriebsarten Der Vga-Graphik

    Systemhandbuch Farbgraphik PG 730 Input-Status-Register 0 Bit 5 = "0" LCD-Display wird in S/W-Darstellung betrieben Bit 5 = "1" LCD-Display stellt Graustufen dar (voreingestellt) Bit 6 = "0" Farb-Display ist im Gerät eingebaut Bit 6 = "1" S/W-LCD-Display ist im Gerät eingebaut Zeichensatz Beim PG 730 wird grundsätzlich mit einer horizontalen Auflösung von 640 Pixel gearbeitet.

  • Seite 380: Textmodus

    Farbgraphik PG 730 Systemhandbuch Bei den Darstellungen auf dem Farbmonitor wird jede Farbe aus einer Palette von 262 144 Farben ausgewählt. Mit einem Monochrom-Monitor können max. 64 Grau- stufen dargestellt werden. Das eingebaute Monochrom-Display kann bis zu 8 Grau- stufen darstellen. Die Farbe- in Graustufenumsetzung beim S/W-LCD-Display ist in Kapitel S/W-LCD-Display beschrieben.
  • Seite 381 Systemhandbuch Farbgraphik PG 730 In der Darstellung 25 Zeilen mit je 40 Zeichen wird pro Bildschirmseite 2 kbyte Bildspeicher belegt. Bei der Darstellung 25 Zeilen mit je 80 Zeichen sind pro Bild- schirmseite 4 kbyte Bildspeicher erforderlich. Farbdefinition des Attributbytes Intensität Grün Blau...

  • Seite 382: Graphikmodus

    Farbgraphik PG 730 Systemhandbuch 23.9.5 Graphikmodus In den folgenden Abschnitten werden die Graphik-Modi der VGA-Graphik beschrie- ben. Es muß berücksichtigt werden, daß die Farben und die VGA-Parameter der einzelnen Modi vom VGA-BIOS gesetzt werden. Der Inhalt der Color-LookupTable beeinflußt direkt die Art der Farbendarstellung. Darstellung im VGA-Modus 11 H (640x480 2 Farben) Die Bildinformation ist in Speicherebene C0 abgelegt.
  • Seite 383 Systemhandbuch Farbgraphik PG 730 Darstellung im EGA-Modus 10, 0E und 12 H (640x480 2 Farben) Dieser Modus unterstützt Graphikdarstellungen mit 16 Farben. Die Bildinformation wird in den 4 Speicherebenen (C0,C1,C2,C3) abgelegt. Jede Speicherebene (C0, C1 und C2 ) repräsentiert je eine Grundfarbe. In Speicherebene C3 ist das Intensi- tätsbit abgelegt.
  • Seite 384 Farbgraphik PG 730 Systemhandbuch Pixelformat im Speicher (Modus 0E, 10 und 12 H) Pixel Display/ 640x480 Monitor 16 Farben Darstellung blau C0 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 grün C1 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 hell C3...
  • Seite 385 Systemhandbuch Farbgraphik PG 730 Darstellung im VGA-Modus 0F H (640x350 Monochrom) Dieser Mode emuliert die EGA-Graphikdarstellung mit der Auflösung 640x350 auf einem Monochrom-Monitor. Es können 4 Attribute zur Darstellung verwendet werden. Vom Bildspeicher werden die beiden Speicherebenen C0 und C2 benutzt. Speicher- ebene C0 enthält die Bildinformation, in Speicherebene C2 wird das Intensitätsbit des jeweiligen Pixels abgelegt.
  • Seite 386 Farbgraphik PG 730 Systemhandbuch Darstellung im VGA-Modus 13 H (320x200 256 Farben) Der Modus 13 ist für Graphikdarstellungen mit bis zu 256 gleichzeitig dargestellten Farben aus einer Auswahl von 262 144 Farben vorgesehen. Der genutzte 64 kbyte-Bildspeicher ist linear organisiert und beginnt ab Adresse 0A0000 H.
  • Seite 387 Systemhandbuch Farbgraphik PG 730 Definition der Farben (Modus 13 H) Mit einem Byte pro Pixel können somit 256 Farbvariationen dargestellt werden. Die ersten 16 Farbeinträge im Modus 13 stimmen mit den Farben der 16 Farben-Modi (0E, 10 und 12 H) überein. Die folgenden 16 Farbeinträge stellen 16 Graustufen zur Verfügung.

  • Seite 388: Registerübersicht Der Vga-Graphik

    Farbgraphik PG 730 Systemhandbuch 23.9.6 Registerübersicht der VGA-Graphik Zugriff Monochrome Color EGA- und Emulation Emulation VGA-Betrieb Diskrete Register ----- ----- ----- ----- Miscellaneous-Output-Register lesen 03CC H 03CC H 03CC H schreiben 03C2 H 03C2 H 03C2 H Input-Statusregister 0 lesen 03C2 H 03C2 H 03C2 H...

  • Seite 389: Diskrete Register

    Systemhandbuch Farbgraphik PG 730 23.9.7 Diskrete Register Bezeichnung Zugriff Adresse Setup-Control-Register schreiben 46E8 H Input-Statusregister 0 lesen 03C2 H Input-Statusregister 1 lesen 03DA H Feature-Control-Register lesen/ 03CA H schreiben 03BA/ 03DA H Miscellaneous-Output-Register lesen/ 03CC H schreiben 03C2 H 23.9.8 Attribute Controller Register Bezeichnung Zugriff...
  • Seite 390 Farbgraphik PG 730 Systemhandbuch 23.9.9 CRT-Controller-Register Bezeichnung Zugriff Index CRT Adress Index lesen /schreiben ----- Horizontal Total lesen/schreiben 00 H Horizontal Display Enable lesen/schreiben 01 H Horizontal Blank Start lesen/schreiben 02 H Horizontal Blank End lesen/schreiben 03 H Horizontal Sync Start lesen/schreiben 04 H Horizontal Sync End...
  • Seite 391 Systemhandbuch Farbgraphik PG 730 23.9.10 Sequencer Bezeichnug Zugriff Index Sequencer Adress Index lesen/schreiben Reset lesen/schreiben 00 H Clocking Mode lesen/schreiben 01 H Plane/Map Mask lesen/schreiben 02 H Character Font lesen/schreiben 03 H Memory Mode lesen/schreiben 04 H Horizontal Character Count schreiben 07 H Reset...
  • Seite 392 Farbgraphik PG 730 Systemhandbuch 23.9.12 Extension-Register Bezeichnug Zugriff Index Extension Adress Index lesen/schreiben Chip Version lesen/schreiben 00 H Dip Switch lesen/schreiben 01 H CPU Interface lesen/schreiben 02 H ROM Decode lesen/schreiben 03 H Memory Mode lesen/schreiben 04 H Diagnostic lesen/schreiben 7F H CPU Paging lesen/schreiben...

  • Seite 393: Registerübersicht Color-Lookup-Table

    Systemhandbuch Farbgraphik PG 730 23.9.13 Registerübersicht Color-Lookup-Table Registerbezeichnung Zugriff Adresse Schreib Adress Index lesen 03C8 H schreiben 03C8 H Palete Read Adress Index schreiben 03C7 H Statusregister lesen 03C7 H Datenregister lesen 03C9 H schreiben 03C9 H Pixel Mask Register lesen 03C6 H schreiben...
  • Seite 394 Farbgraphik PG 730 Systemhandbuch 23 - 66 C79000-B8500-C073-01...

  • Seite 395: Disketten- Und Festplattensteuerung

    Systemhandbuch Disketten- und Festplattensteuerung Disketten- und Festplattensteuerung Im PG 730 ist die Diskettensteuerung auf der Grundbaugruppe integriert. Die Steuerung des Festplattenlaufwerks ist auf dem Laufwerk integriert, und wird direkt auf der Grundbaugruppe an den Systembus angeschlossen. Das Festplattenlaufwerk wird über eine 40polige IDE-Schnittstelle (Integrated Drive Electronics) angesteuert.

  • Seite 396: Register Der Diskettensteuerung

    Disketten- und Festplattensteuerung Systemhandbuch 24.1.2 Register der Diskettensteuerung Zur Steuerung der Laufwerke, der Datenraten und anderer Funktionen stehen verschie- dene unidirektionale Register zur Verfügung, die durch die CPU (80386 SX) beschrie- ben oder gelesen werden können. Adresse Lesen Schreiben ---- Digital-Operation-Reg.
  • Seite 397 Systemhandbuch Disketten- und Festplattensteuerung DIGITAL-INPUT-REGISTER I/O-Adresse: 3F7 Dieses Register ist nur lesbar und enthält Statusinformationen über Floppy-und Win- chester-Signale. Hier wird nur die Floppy-Statusleitung beschrieben. Bedeutung Winchester-Information (siehe Tabelle Digital-Input-Register) DCHG Status der Disk-Change Leitung des angeschlossenen Laufwerks Digital-Input-Register FLOPPY-CONTROL-REGISTER I/O-Adresse: 3F7 Mit Hilfe dieses Registers werden die Datenraten umgeschaltet.
  • Seite 398 Disketten- und Festplattensteuerung Systemhandbuch FDC-MAIN-STATUS-REGISTER I/0-Adresse: 3F4 Das 8 bit breite Main-Statusregister enthält die Statusinformation des Floppy-Disk-Con- trollers (FDC) und kann zu jeder Zeit ausgelesen werden. Das Register ist nur lesbar. Bedeutung Bit ist gesetzt, wenn Laufwerk 0 im Seek-Modus ist (Laufwerk A) Laufwerk 1 ist im Seek-Modus (Laufwerk B) Laufwerk 2 ist im Seek-Modus (immer 0) *) Laufwerk 3 ist im Seek-Modus (immer 0) *)
  • Seite 399 Systemhandbuch Disketten- und Festplattensteuerung – Resultat Phase: Nach Ausführung des Kommandos können die Statusinforma- tionen abgeholt werden. Wichtig: Es müssen alle Statusbytes aus dem Datenregister ausgelesen werden. Es folgt eine Gesamtübersicht der Kommandobytes (schreiben) und der Statusbytes (lesen) als Referenz. Für die einzelnen Kommandos sind nicht alle Bytes relevant. Bei den jeweiligen Kommandos sind die mnemonischen Codes der relevanten Teile aufge- führt.
  • Seite 400 Disketten- und Festplattensteuerung Systemhandbuch Mnemonic CMD CODE CYLINDER NUMBER SECTOR NUMBER TRACK FINAL SECTOR # FORMAT GAP LENGTH SECTORS PER CYLINDER (FORMAT) DATA FILLER BYTE STEP RATE TIME (SRT) HEAD UNLOAD TIME (HUT) HEAD LOAD TIME (HLT) NEW CYLINDER NUMBER Übersicht Kommandobytes (schreiben) Mnemonic FT(0)
  • Seite 401 Systemhandbuch Disketten- und Festplattensteuerung Es bedeuten in den Statusbytes (lesen): = Seek End = Equipment Check = Current Head Adr US0 = Unit Select A = Data Error = Overrun Error = No Write = Missing Addr Mark = Data Field Error = Wrong Cylinder = Scan Not Hit = Bad Cylinder...
  • Seite 402 Disketten- und Festplattensteuerung Systemhandbuch WRITE DATA — Der FDC schreibt Daten byteweise in den gewählten Sektor. Kommando: CMD = MT MF 000101, SEL, C, H, R, N, EOT, GPL, DTL. Resultat: ST0, ST1, ST2, C, H, R, N WRITE DELETED —...
  • Seite 403 Systemhandbuch Disketten- und Festplattensteuerung SENSE INTERRUPT — Mit diesem Kommando wird der Result-Status am STATUS Ende des SEEK- oder RECALIBRATE-Kom- mandos eingeleitet Kommando: CMD = 00001000 Resultat: ST0, PCN SPECIFY — Mit diesem Kommando werden die Head-Load-Time, die Head-Unload-Time und die Step-Rate-Time einge- stellt und der DMA Modus gesetzt.

  • Seite 404: Festplattensteuerung

    Disketten- und Festplattensteuerung Systemhandbuch 24.2 Festplattensteuerung An der Festplattensteuerung können zwei Laufwerke (Winchester-Laufwerke) betrieben werden. Dabei ist ein Simultanbetrieb von einer Winchester möglich. Die Festplattensteuerung besitzt ein IDE-Standard-Interface für Winchester-Laufwerke mit einer Datenrate von ca. 4,5 Mbyte/s. 24.2.1 Busbetrieb Es können max. 2 Winchester-Laufwerke angeschlossen werden. Der eigentliche Controller befindet sich auf dem Winchester-Laufwerk.
  • Seite 405 Systemhandbuch Disketten- und Festplattensteuerung wurde korrigiert". Konnte der Fehler nicht korrigiert werden, dann wird der Sektor ausgelagert in einen leeren Sektor geschrieben und dies der CPU mitgeteilt. Pro Zylinder ist ein leerer Sektor vorhanden. Die fehlerhaften Daten werden auch in diesem Fall an der Schnittstelle angeboten.
  • Seite 406 Disketten- und Festplattensteuerung Systemhandbuch 24.2.4 Taskfile des Winchester-Controllers Das Taskfile des Controllers besteht aus les- und schreibbaren Registern. Adresse Lesen Schreiben 1F0 H Data Reg. (16 bit) Data Reg. (16 bit) 1F1 H ERROR Reg. Write Precomp. 1F2 H Sector Count Sector Count 1F3 H Sector Number...
  • Seite 407 Systemhandbuch Disketten- und Festplattensteuerung WRITE PRECOMP-CYLINDER Adresse: I/O 01F1 H Ein Eintrag in dieses Register hat keine Auswirkung, da die Laufwerke diese Aufgabe selbst übernehmen. ERROR-Register nur lesbar Adresse: I/O 01F1 H Bedeutung Daten-Adreßmarke nicht gefunden. Wird nach dem READ SECTOR-Kommando die Adreßmarke nicht gefunden, dann wird dieses Bit gesetzt.
  • Seite 408 Disketten- und Festplattensteuerung Systemhandbuch SECTOR-COUNT lesen/schreiben Adresse: I/O 01F2 H Im Falle eines Multisektorbetriebs enthält dieses Register die Anzahl der Sektoren, die durch die Befehle READ SECTOR, WRITE SECTOR oder FORMAT bearbeitet werden sollen. Ist der eingetragene Wert 0, so bedeutet das einen Transfer von 256 Sektoren. Ist der eingetragene Wert 01, so wird nur ein Sektor transferiert.
  • Seite 409 Systemhandbuch Disketten- und Festplattensteuerung SDH-Register lesen/schreiben Adresse: I/O 01F6 H In das SDH-Register (Sector Drive Head) wird die gewünschte Sektorlänge, die Laufwerksnummer und die aktuelle Kopfnummer eingetragen. Bedeutung Headbit 0 Headbit 1 Headbit 2 Headbit 3 Driveselect 0= Laufwerk 0 1= Laufwerk 1 muß...
  • Seite 410 Disketten- und Festplattensteuerung Systemhandbuch STATUS-Register nur lesen Adresse: I/O 01F7 H Das Statusregister enthält die Statusinformationen des Laufwerks (Tabelle). Wird das Statusregister gelesen, so wird der Bus-Interrupt rückgesetzt. Falls Bit 7 (BUSY) gesetzt ist, so sind alle anderen Bits dieses Registers undefiniert. Bedeutung ERROR Dieses Bit zeigt, ob eine Fehlermeldung im ERROR-Register vorliegt.
  • Seite 411 Systemhandbuch Disketten- und Festplattensteuerung HD-Alternate-Statusregister nur lesen Adresse: I/O 03F6 H Dieses Register ist nur lesbar. Es hat die gleiche Bitbelegung wie das Statusregister (01F7 H); es werden jedoch beim Lesen keine Hardware-Zustände (Interrupts) zurück- gesetzt. Digital-Output-Register nur schreiben Adresse: I/O 03F6 H Dieses Register ist nur beschreibbar.
  • Seite 412 Disketten- und Festplattensteuerung Systemhandbuch Digital-Input-Register nur lesen Adresse: I/O 03F7 H Dieses Register ist nur lesbar. Es gibt den aktuellen Zustand an, welcher Kopf von welchem Laufwerk selektiert ist. Alle Signale sind aktiv Low. Bedeutung DS0 Driveselect 0 DS1 Driveselekt 1 HS0 Headselect 0 HS1 Headselect 1 HS2 Headselect 2...
  • Seite 413 Systemhandbuch Disketten- und Festplattensteuerung COMMAND-Register (nur schreiben) Adresse: I/O 01F7 H Zur Steuerung des Laufwerks gibt es verschiedene Kommandos. Kommando Name H-Code Parameter SC SN CY DS HD Restore, Recalibrate 1x H (10 H-1F H) Read Sector (mit Wiederholung) 20 H Read Sector (ohne Wiederholung) 21 H Read Long (mit Wiederholung)
  • Seite 414 Disketten- und Festplattensteuerung Systemhandbuch gültiger Parameter für das betreffende Kommando Sector Count Register I/O Adr. 1F2 H Sector Number Register I/O Adr. 1F3 H Zylinder Low und High Register I/O Adr. 1F4 H,1F5 H Drive Select im Drive/Head Register I/O Adr. 1F6 H Head Select im Drive/Head Register I/O Adr.
  • Seite 415 Systemhandbuch Disketten- und Festplattensteuerung WRITE SECTOR LONG Mit diesem Kommando können außer den 512 Datenbytes gleich anschließend die vom Anwender gewünschten ECC-Bytes mit geschrieben werden. WRITE BUFFER Mit diesem Kommando können 512 Datenbytes in den Puffer geschrieben werden. FORMAT TRACK Das Laufwerk wird bereits "Low-Level-Formatiert"...
  • Seite 416 Disketten- und Festplattensteuerung Systemhandbuch Fehlernr.: kein Fehler allgemeiner Controller-Fehler (Format) Fehler im Sektorpuffer Fehler im ECC-Teil (Korrektur/Puffer) Fehler im Steuerungs-Mikroprozessor (ROM-Checksumme, RAM-Datenfehler) 6-FF H undefiniert INITIALIZE DRIVE PARAMETERS Dieser Befehl resultiert noch aus der Parametrierung in Verbindung mit den Laufwerken mit ST 506 Schnittstelle.

  • Seite 417: Programmieranschaltung

    Systemhandbuch Programmieranschaltung Programmieranschaltung 25.1 Allgemeines Programmieranschaltung (PROGAS) lassen sich SIMATIC-Module programmieren. Die PROGAS ist auf dem Grundboard integriert. Die Baugruppe verfügt über folgende Funktionsgruppen: – Host-Interface – Programmier-Spannungserzeugung – SIMATIC-Modulschnittstelle PROGRAMMIERSPANNUNG KOMANDO- RESET REGISTER STATUS- REGISTER ERZEUGUNG D/A-Wandler HOST-INTERFACE ADRESS-DEC. RESET-GEN.

  • Seite 418: Host-Interface

    Programmieranschaltung Systemhandbuch 25.2 Host-Interface Die Programmieranschaltung 730 wird in den I/O-Bereich des 80386SX gemappt, und kann somit über I/O-Befehle angesprochen werden. Das Businterface ist 8 bit breit ausgelegt, als Adreßbereich wurden die I/O-Adressen 300 H..31F H vorgesehen. Die PROGAS kann durch Rücksetzen des Bit 1 im Port D (I/O 65 H) oder durch den entsprechenden Eintrag in der SETUP-Maske gesperrt werden (siehe Kapitel 4 und 7).
  • Seite 419 Systemhandbuch Programmieranschaltung Durch Beschreiben der I/O-Adresse 31F H mit beliebigem Datum kann die PROGAS 730 zurückgesetzt werden. Es wird folgender Zustand eingestellt: – = 0 V – Port 1..2 sind als Eingänge parametriert – BUSY-LED dunkel – Inverter ist tristate Die Busfrequenz des Systembusses muß...

  • Seite 420: Programmier-Spannungserzeugung

    Programmieranschaltung Systemhandbuch 25.3 Programmier-Spannungserzeugung Die Programmier-Spannungserzeugung kann in folgende Funktionsblöcke aufgeteilt werden: – Mode-Register – Fehler-Port – Digital-Analog-Wandler – -Spannungsregler – -Spannungsregler Mode- Register lokaler Bus IO 30E H D/A- Spannungs- Wandler 1 regler 0 V; 3..8 V IO 311 H D/A- Spannungs- Wandler 2...
  • Seite 421 Systemhandbuch Programmieranschaltung Mode-Register Mit dem Mode-Register können die einzelnen Spannungen abgeschaltet werden. Das Mode-Register kann nur beschrieben werden. Nach RESET und nach POWER UP ist das Register rückgesetzt, die Spannungen U und U sind abge- schaltet. Mode-Register (Adresse IO 30E H WRITE) 0 = U 1 = U 0 =U...
  • Seite 422 Programmieranschaltung Systemhandbuch Ein Überstromfehler wird erkannt, wenn die entsprechende Spannungserzeugung wegen zu hohem Laststrom abgeschaltet hat. Störungen in der Referenz-Span- nungserzeugung werden ebenfalls erkannt. Bit 0 und 1 sind nur gültig, wenn die Spannungen U und U auch eingeschaltet sind (Mode-Register). Die Statusbits U -Fehler/Gut und U -Fehler/Gut sind 53 ms nach dem Einschal-...
  • Seite 423 Systemhandbuch Programmieranschaltung Digital-Analog-Wandler Mit dem Dual-D/A-Wandler kann der Spannungswert von U und U eingestellt werden. Einstellung von U Spannung ausschalten Mode-Register WR IO 30E warten D/A-Wandler (1 oder 2) laden WR IO 310/311 Spannung einschalten Mode-Register WR IO 30E warten Fehler-Port abfragen RD IO 30F (Fehlerbits 53 msec nach dem Einschalten...
  • Seite 424 Programmieranschaltung Systemhandbuch 25.3.1 -Spannungserzeugung Die Spannung U kann von +3 V .. +8 V eingestellt und mit max. 400 mA belastet werden. Die Spannung läßt sich in Inkrementen von 37 mV/Digit einstellen. Dazu muß ein entsprechender Hexadezimal-Wert in den D/A-Wandler 1 (Adr. I/O 311 H) geladen werden.
  • Seite 425 Systemhandbuch Programmieranschaltung 25.3.2 -Spannungserzeugung Die Spannung U kann von +3 V .. +25 V eingestellt und mit max. 300 mA belastet werden. Die Spannung läßt sich in Inkrementen von 97 mV/Digit einstellen. Dazu muß ein entsprechender Hexadezimal-Wert in den D/A-Wandler 2 (Adr. I/O 310 H) geladen werden.

  • Seite 426: Abschaltverhalten Im Fehlerfall

    Programmieranschaltung Systemhandbuch 1 = 10 ms (z.B. Umprogrammierung von 12,5 V auf 5 V 1 = 10 ms; = 30 ms). Die U -Schnellabschaltung t 2 wird für die Programmierung von EPROMs 27512 u.ä. benötigt. Es kann so der schnelle Wechsel von 12,5 V auf 0 V und zurück auf 12,5 V (1 ms Takt) realisiert werden.
  • Seite 427 Systemhandbuch Programmieranschaltung 25.4 Modulschnittstelle Auf der PROGAS 730 ist ein SIMATIC-Steckplatz vorhanden. BUSY-LED STEUER- REG. CONTROL-/DATEN-BUS PORT-Baustein 1 uPD71055 PORT-Baustein 2 uPD71055 IO 300..303 IO 304..307 PORT A PORT C PORT B PORT A PORT B PORT C 7 ..0 4 .
  • Seite 428 Programmieranschaltung Systemhandbuch Nach RESET und POWER UP sind die Port-Bausteine als Input-Ports parametriert und somit hochohmig, die BUSY-LED ist ausgeschaltet und der Inverter ist im Tristate-Zustand. Die Modulschnittstelle sollte immer dann in diesen passiven Zustand gebracht wer- den, wenn keine Module gelesen oder programmiert werden. Die Versorgungsspan- nungen U und U müssen dann auch abgeschaltet werden.
  • Seite 429 Systemhandbuch Programmieranschaltung Parameter der Port-Bausteine Die Port-Bausteine werden durch Laden der Mode-Register (303 H und 307 H) para- metriert. Diese Register können nicht gelesen werden. Nach der Parametrierung sind alle Port-Ausgänge Low. PORT-Baustein 1 : Funktion und Transfer-Richtung Mode-Register WRITE I/O 303 H = 80 H 82C55 A PA0 ...
  • Seite 430 Programmieranschaltung Systemhandbuch Modul-Abfrage (Port 1B) WRITE IO 301H Adresszähler (Port 1A) WRITE IO 300 H SADB0 SADB1 SADB2 SADB3 SADB4 SADB5 SADB6 SADB7 Adresszähler (Port 1C) WRITE IO 302 H SADB8 SADB9 SADB10 SADB11 SADB12 25.8: Funktion des Port 1 25 - 14 C79000-B8500-C073-01...
  • Seite 431 Systemhandbuch Programmieranschaltung Datenbus Low (Port 2A) WRITE IO 304 H SDBL 0 SDBL 1 SDBL 2 SDBL 3 SDBL 4 SDBL 5 SDBL 6 SDBL 7 Datenbus High (Port 2B) WRITE IO 305 H SDBH 0 SDBH 1 SDBH 2 SDBH 3 SDBH 4 SDBH 5...

  • Seite 432: Steuerregister

    Programmieranschaltung Systemhandbuch 25.5 Steuerregister Das Steuerregister wird zur Ansteuerung der BUSY-LED benutzt. Es können ferner die tristate-fähigen Inverter aktiv oder tristate geschaltet werden. Das Steuerregister kann nur beschrieben werden. STEUER-PAL (Adresse IO 30C H WRITE) 1 = BUSY-LED aus 0 = BUSY-LED an 1 = INVERTER tristate 0 = INVERTER aktiv 25.10: Steuerregister...

  • Seite 433: Display Und Inverter

    Systemhandbuch Display und Inverter Display und Inverter 26.1 S/W-Display In der S/W-Version des PG 730 wird als Anzeige ein 10" LC-Display eingesetzt. Neu an dieser Anzeige ist die MST-Technologie (Super Twist + Folie), mit der eine echte S/W-Darstellung ermöglicht wird. Das LCD-Modul besteht im Prinzip aus einer her- kömmlichen STN (Super Twist Nematic) Anzeige, die durch eine passive Folien- schicht farbkompensiert wird.

  • Seite 434: Technische Daten Hinterleuchtung

    Display und Inverter Systemhandbuch zulässige Umgebungsbedingungen Temperatur Luftfeuchtigkeit (in Grad °C) Betrieb 0 ... +50 10 ... 90% Transport -20 ... +60 10 ... 90% Lagerung -20 ... +60 10 ... 90% * Feuchte Lampe darf max. 29 °C warm sein, kein kondensiertes Wasser an der Lampe.

  • Seite 435: Anschlußbelegung Hinterleuchtung

    Systemhandbuch Display und Inverter Pin Nr. Signalbezeichnung Beschreibung Ground +5-V-Versorgungsspannung -17 V ... -22 V Spannung für Kontrasteinstellung -24 V LCD Versorgungsspannung Ground Datenbit 0 für untere Bildschirmhälfte Datenbit 1 für untere Bildschirmhälfte Datenbit 2 für untere Bildschirmhälfte Datenbit 3 für untere Bildschirmhälfte Ground 26.1.4 Anschlußbelegung Hinterleuchtung...

  • Seite 436: Inverter Für S/W-Lcd-Display

    Display und Inverter Systemhandbuch 26.2 Inverter für S/W-LCD-Display Als Inverter bezeichnet man einen DC/AC-Wandler, mit dem die beiden Leuchtstoff- röhren angesteuert werden. Im PG 730 wird die Inverterplatine zur: – Hochspannungserzeugung für die LCD-Hinterleuchtung – Kontrasteinstellung für das Display – Umrangieren der LCD-Signalleitungen benutzt.

  • Seite 437: Anschlußbelegung

    Systemhandbuch Display und Inverter 26.2.2 Anschlußbelegung X1: Stecker zur LCD-Anschaltung: Bezeichnung Bezeichnung VLCD S (First Line) FP (Frame Pulse) +5 V +12 V +12 V X2: Stecker der LCD-Anzeige: Bezeichnung Bezeichnung +5 V Frame Pulse V0 (-17,5 V ... -22 V Line Pulse -24 V Shift Clock Pulse...
  • Seite 438 Display und Inverter Systemhandbuch X3: Stecker zur LCD-Hinterleuchtung: Bezeichnung Spannungsversorgung Leuchtstoffröhre1 Spannungsversorgung Leuchtstoffröhre 2 X4: Stecker zur LCD-Hinterleuchtung: Bezeichnung Gemeinsamer Anschluß Leuchtstoffröhre 1 und 2 (Masse) 26 - 6 C79000-B8500-C073-01...
  • Seite 439 Systemhandbuch Display und Inverter 26.3 TFT-Farb-Display Beim PG 730 C wird ein 10’’ Aktiv-Matrix-Farb-Display verwendet. Mit dem Display kann eine Auflösung von bis zu 640x480 Bildpunkten dargestellt werden. Maximal sind 256 Farben aus einer Palette von 512 Farben gleichzeitig darstellbar. Das Kon- trastverhältnis liegt bei optimalem Blickwinkel bei 1:100.
  • Seite 440 Display und Inverter Systemhandbuch Stromversorgung Spannung Toleranz Strom Logik V +5,0 V +/-5% 100 mA max. Display V +12,0 V +/-5% 420 mA max. Hinterleuchtung +12,0 V +/-5% 1500 mA zulässige Umgebungsbedingungen Temperatur Luftfeuchtigkeit Vibration Schock (in Grad C) Betrieb C ...
  • Seite 441 Systemhandbuch Display und Inverter 26.3.2 Technische Daten Hinterleuchtung Die Hinterleuchtung des TFT-Farb-Display beim PG 730 C besteht aus 2 Heißkatho- denröhren der Fa. Toshiba (Lampen Bezeichnung HCFT[Fl6EX-D/265T12/LB]). Die Lebensdauer der Heißkathodenröhren beträgt ca. 5000 H. Innerhalb der spezifizier- ten Röhrenlebensdauer nimmt die Leuchtstärke um ca. 50% ab. Der zum Betrieb der Heißkathodenröhren notwendige Inverter und die beiden Röhren haben eine Leistungsaufnahme von 18 W.

  • Seite 442: Anschlußbelegung Des Tft-Farb-Displays

    Display und Inverter Systemhandbuch 26.3.3 Anschlußbelegung des TFT-Farb-Displays Die Stiftleiste für die Interface-Signale des TFT Farb-Displays ist mit CN1 gekenn- zeichnet. Pin-Belegung Signalbezeichnung Signalbeschreibung Buchse CN1 Taktleitung zum Abtasten der Datensignale Datensignal Rot (R0) Datensignal Rot (R1) Datensignal Rot (R2) Datensignal Grün (G0) Datensignal Grün (G1) Datensignal Grün (G2)

  • Seite 443: Stromversorgungsanschluß Der Hinterleuchtung

    Systemhandbuch Display und Inverter 26.3.4 Stromversorgungsanschluß der Hinterleuchtung Pin-Belegung der Stiftleisten CN2 und CN3 (Stiftleiste 51006-0800 von Fa. Molex). Pin-Belegung für Signalbezeichnung Signalbeschreibung Buchse CN2 und CN3 Vlamp1 Stromversorgung Lampe Seite (A) reserviert Vlamp1 Stromversorgung Lampe Seite (A) reserviert Vlamp2 Stromversorgung Lampe Seite (B) reserviert Vlamp2...

  • Seite 444: Inverter Für Tft-Farb-Display

    Display und Inverter Systemhandbuch 26.4 Inverter für TFT-Farb-Display Der Inverter wandelt die Eingangsgleichspannung in eine Wechselspannung zum Betrieb der Heißkathodenröhren um. Die Inverterplatine ist im Display-Gehäuse des PG 730 C untergebracht. 26.4.1 Technische Daten des Inverters Eingangsspannung : 12 V (DC) Eingangsstrom : 1,5 A (DC) Brennspannung...

  • Seite 445: Steckerbelegung Des Inverters

    Systemhandbuch Display und Inverter 26.4.2 Steckerbelegung des Inverters Stecker zur Grundplatine X1 Signal Signal VLCD (-24 V) CLOCK Col. GRÜN 2 GRÜN 1 GRÜN 0 BLAU 2 BLAU 1 BLAU 0 ROT 2 ROT 1 ROT 0 FEATURE CON IN 1 VERTIKAL CLOCK HORIZONTAL CLOCK + 5 V...
  • Seite 446 Display und Inverter Systemhandbuch Stecker zum Farb-LCD X2 Signal Signal Pixel-Clock Rot 0 Rot 1 Rot 2 Grün 0 Grün 1 Grün 2 Blau 0 Blau 1 Blau 2 HSYNC VSYNC + 5 V (+ 12-V-Versorgung) frei frei Stecker zur Hinterleuchtung X300 Signal Signal Versorgung Röhre 1...
  • Seite 447 Systemhandbuch Tastatur Tastatur Die PG 730 Tastatur ist in das Gehäuse des PG 730 integriert. Elektrisch ist die Tastatur im Gehäuse mit dem System Motherboard Buchse X17 verbunden. Die Tastaturschnittstelle ist erst nach Öffen des Gehäuses zugänglich. Nach dem Einschalten des Grundgeräts leuchten die drei grünen Anzeigen in den Tasten LOCK (30), NUM LOCK (90) und SCROLL LOCK (125) zweimal kurz auf.
  • Seite 448 Tastatur Systemhandbuch Funktionstasten Zwölf programmierbare Funktionstasten sind in einer Tastenreihe über dem Schreib- maschinenblock angeordnet. Sondertasten Die Tasten ESC, D ( "Sprachen-Taste"), PRINT, PAUSE, END und HELP sind in der gleichen Zeile wie die Funktionstasten angeordnet. Über den Funktionstasten und Sondertasten kann ein Beschriftungsstreifen eingelegt werden, der die jeweils spezifischen Funktionen dieser Tasten erläutert.

  • Seite 449: Tastenbelegung Der Schreibmaschinentastatur (Ms-Dos)

    Systemhandbuch Tastatur Wichtige Tasten Return (43) Dies ist die Eingabetaste; sie wird auch als Enter- oder Returntaste bezeichnet. Wird die Eingabetaste betätigt, dann springt die Schreibmarke (Cursor) an den Anfang der nächsten Zeile. Die Schreibmarke markiert die Stelle auf dem Bildschirm, an der das nächste Zeichen geschrieben wird.
  • Seite 450 Tastatur Systemhandbuch Zum erneuten Umschalten auf die deutsche oder anderssprachige Tastaturbelegung drückt man entweder: erneut die "Sprachen-Taste" 130; dabei wird die Leuchtdiode, die in der Taste ein- gebaut ist, eingeschaltet, oder: gleichzeitig die ALT- (60), die CTRL- (58) und die F2-Taste (113). Dabei wird die Leuchtdiode in Taste 130 wieder eingeschaltet.
  • Seite 451 Systemhandbuch Tastatur SIMATIC-spezifische Tastenbelegungen sind auf der Zehnertastatur links (dünn) auf- gedruckt. Nähere Angaben zur Bedeutung werden in den SIMATIC-Kapiteln der Betriebsanleitung gemacht. Cursor-Kontrollmodus Im Cursor-Kontrollmodus kann der Cursor um eine Stelle in eine der vier Richtungen bewegt werden, die mit den entsprechenden Tasten angegeben werden. Soll der Cursor um mehr als eine Stelle bewegt werden, so muß...

  • Seite 452: Funktionstastenbelegung Bei Ms-Dos

    Tastatur Systemhandbuch 27.1.3 Funktionstastenbelegung bei MS-DOS Zwölf progammierbare Funktionstasten sind in einer Tastenreihe über dem Schreibma- schinentastenfeld angeordnet. Unter dem Betriebssystem MS-DOS werden die Funktionstasten F1 - F5 im wesent- lichen zur Editierung benutzt. Nachfolgend wird ihre Funktion erläutert. Jeder Eingabebefehl an das Betriebssystem MS-DOS wird in einem Eingabespeicher (template) hinterlegt.
  • Seite 453 Systemhandbuch Tastatur Funktionstaste F4 Mit dieser Taste werden sämtliche Zeichen vor einem angegebenen Zeichen gelöscht. Das angegebene Zeichen und alle darauf folgenden Zeichen bleiben erhalten. Beispiel: Betätigt man die Taste F4 und gibt "G" ein, so scheint nichts geschehen zu sein.

  • Seite 454: Weitere Editiertasten Bei Ms-Dos

    Tastatur Systemhandbuch 27.1.4 Weitere Editiertasten bei MS-DOS Neben den fünf Funktionstasten können noch weitere Tasten für die Editierung bei MS-DOS benutzt werden: INSERT (99) Mit INSERT werden Zeichen an beliebiger Stelle in der Zeile eingefügt. Die "INSERT"- Taste befindet sich im unteren Teil des numerischen Tastenblocks. Beispiel: Geben Sie "Programmier Gerät"...
  • Seite 455 Systemhandbuch Tastatur 27.1.5 Sondertasten PrtSc (100) Wird PrtSc mit der SHIFT-Taste betätigt, so werden sämtliche auf dem Bildschirm stehenden Daten auf dem Drucker ausgedruckt (nur unter dem Betriebssystem MS-DOS). Wird diese Taste zusammen mit der CTRL-Taste benutzt, so wird jede Zeile - wie über die Tastatur eingegeben - ausgedruckt.
  • Seite 456 Tastatur Systemhandbuch CTRL+ ALT + DEL (58) (60) (104) Mit dieser Tastenkombination (CTRL-, ALT- und DEL-Taste – (30) (58) (104) – gleich- zeitig drücken!) läßt sich das PG rücksetzen. Alle Programme werden abgebrochen. Das Betriebssystem wird neu geladen und gestartet. Dies kann in etwa mit dem Ausschalten und erneutem Einschalten des Gerätes verglichen werden.

  • Seite 457: Ablauf Der Seriellen Datenübertragung Von Der Tastatur

    Systemhandbuch Tastatur 27.2 Ablauf der seriellen Datenübertragung von der Tastatur Die Daten von der Tastatur werden in einen seriellen Datenstrom umgewandelt und an das System übertragen. Das zu übermittelnde Datenformat besteht aus: 1 Startbit, 8 Datenbits, 1 Paritybit (ungerade Parität), 1 Stoppbit. Die Datenübertragung erfolgt halbduplex und wird stets vom in der Tastatur erzeugten Taktsignal (CLK) synchronisiert.
  • Seite 458 Tastatur Systemhandbuch 27.3 Tastencodes Zur sicheren Identifizierung der Tasten wurde jede Taste mit einer fortlaufenden Nummer versehen (Key Number). 112 113 114 115 116 117 118 119 120 121 122 123 124 126 81 12 13 90 125 96 101 100 97 102 105 98 103 106 Bild 27.3: Zuordnung Tastennummer...

  • Seite 459: Technische Daten Der Tastatur

    Systemhandbuch Tastatur 27.3.1 Make-Code Beim Drücken einer Taste wird ein 8-bit-Abtast-Code (Make-Code) gesendet. Bei festgehaltener Taste wird zyklisch immer der Make-Code gesendet. 27.3.2 Break-Code Beim Loslassen einer Taste wird der zugehörige "Break-Code" gesendet; er besteht aus einem Vorabzeichen F0 (H) und dem "Make-Code". Die Unterscheidung zwischen "Make-"...

  • Seite 460: Steckerbelegung Buchse X17 Tastaturanschluß

    Tastatur Systemhandbuch 27.5 Steckerbelegung Buchse X17 Tastaturanschluß Zuordnung der Pin-Nr. zum Signalnamen: Pin 1 Pin 2 reserviert Pin 3 Pin 4 reserviert Pin 5 KBD +5 V Pin 6 KBD_CLK Pin 7 KBD_DATA Pin 8 reserviert Pin 9 Pin 10 27 - 14 C79000-B8500-C073-01...
  • Seite 461 Systemhandbuch Stichwortverzeichnis Stichwortverzeichnis 18-10 BALE 18-8 146818 2-4, 2-14 Baudrate 15-7 16450 Baugruppen 12-5 80386SX 2-1, 2-7, 10-1 Bildschirme 80387SX 2-1, 2-9, 5-1 BIOS 2-10, 7-1 8042 17-1 ARCNET 19-5 8237 2-4, 8-1 booten 7-42 8254 2-4 - 2-5, 11-1 Bootvorgang 8259A Bussignale...
  • Seite 462 Stichwortverzeichnis Systemhandbuch FAST-PRINT 23-31 Fehler 7-32 Festplattensteuerung 24-10 DACK 18-10 Kommando 24-19 Data 14-3 FLEXNET 7-41 Datenbus Floppy-Disk Datenformat 15-6 Abschlußwiderstand 20-3 Datenübertragung 15-9 Brücken 20-8 Device-Treiber 2-10 Stecker 20-4 digital input register 24-18 formatieren 24-21 Direkt-Steckverbinder 18-1 FTARC 7-41 Diskettensteuerung 24-1 ARCNET...
  • Seite 463 Systemhandbuch Stichwortverzeichnis I/O CHCK 18-8 Knoten 19-2 I/O CS16 18-11 Konfiguration I/O-Adressen ARCNET 19-7 Winchester-Laufwerk 24-12 Konfigurationsregister 2-21 I/O-Programmierung 2-30 I/OR 18-9 I/OW 18-9 IDENT 12-1, 12-5 LA17..23 18-7 Ident-Code 12-4 Lautsprecher 2-6, 4-4, 11-1 Identifikation 12-1 Leitung Funktion 12-2, 12-6 Drucker 15-23 Programmbeispiel...
  • Seite 464 Stichwortverzeichnis Systemhandbuch Port 01F4 H 24-14 Port 01F5 H 24-14 Port 01F6 H 24-15 Netzausfall Port 01F7 H 24-16, 24-19 Netzteil Port 03F6 H 24-17 Stecker Port 03F7 H 24-18 Strombedarf Port 80 H 7-32 Netzwerk 19-1 Port B 4-4, 10-6 2-30, 5-3, 10-5 Port C 4-4, 12-3...
  • Seite 465 Systemhandbuch Stichwortverzeichnis Scanner 14-1 Floppy 20-4, 22-18 Grundplatinen-Versorgung 22-12, Schnittstelle 22-16 Centronics 14-2 Laufwerksversorgung 20-7, 22-20 COM 1 15-1 LPT 1 14-3, 22-3 COM 2 16-1 Maus 16-5, 22-2 Drucker 14-2 Modem 15-20 Erweiterungsperipherie 18-1, Monitorversorgung 18-12 Netzteil Interrupt 15-5, 15-11 Parallel 14-3, 22-3 Maus...
  • Seite 466 Stichwortverzeichnis Systemhandbuch Tonerzeugung 11-1 Statusregister 24-17 translate mode 24-22 Taskfile 24-12 2-37, 13-1, Track 0 24-13 15-21 Zylindernummer 24-14 Winchester-Laufwerk Stecker 21-3 Winchester-Schnittstelle 24-22 UART 2-14, 7-30 Blockschaltbild 2-14 Programmbeispiel 2-31 Zeichensatz 23-51 Register 2-18 Zeitgeber 2-5, 2-12 Umgebungsbedingungen Blockschaltbild V.24 15-1 23-1, 23-42...

Inhaltsverzeichnis