VIPA SPEED7 CPU Handbücher Seite 59

Handbuch VIPA System 500S SPEED7
Funktions-
sicherheit
Ereignis betrifft
RUN → STOP
allgemein
zentrale digitale Ausgänge
zentrale analoge Ausgänge
dezentrale Ausgänge
dezentrale Eingänge
STOP → RUN
allgemein
bzw. Netz-Ein
zentrale analoge Ausgänge
dezentrale Eingänge
RUN allgemein
PAE: = Prozessabbild der Eingänge
PAA: = Prozessabbild der Ausgänge
HB145D - CPU - Rev. 06/47
Die CPUs besitzen Sicherheitsmechanismen, wie einen Watchdog (100ms)
und eine parametrierbare Zykluszeitüberwachung (parametrierbar min.
1ms), die im Fehlerfall die CPU stoppen bzw. einen RESET auf der CPU
durchführen und diese in einen definierten STOP-Zustand versetzen.
Die CPUs von VIPA sind funktionssicher ausgelegt und besitzen folgende
Systemeigenschaften:
Effekt
BASP (Befehls-Ausgabe-Sperre) wird gesetzt.
Die Ausgänge werden auf 0V gesetzt.
Die Spannungsversorgung für die Ausgabe-
Kanäle wird abgeschaltet.
Die Ausgänge werden auf 0V gesetzt.
Die Eingänge werden vom Slave konstant gelesen
und die aktuellen Werte zur Verfügung gestellt.
Zuerst wird das PAE gelöscht, danach erfolgt der
Aufruf des OB100. Nachdem dieser abgearbeitet
ist, wird das BASP zurückgesetzt und der Zyklus
gestartet mit:
PAA löschen → PAE lesen → OB1.
Das Verhalten der Ausgänge bei Neustart kann
voreingestellt werden.
Die Eingänge werden vom Slave konstant gelesen
und die aktuellen Werte zur Verfügung gestellt.
Der Programmablauf ist zyklisch und damit
vorhersehbar:
PAE lesen → OB1 → PAA schreiben.
Teil 3 Einsatz CPU 51xS
3-31