Siemens 7XV5662-0AD00/DD Handbuch Seite 19

7XV5662-0AD00/DD, 7XV5662-0AD01/DD
Der Timeslot 16 ist für die Signalisierung vorgesehen. Frame 0 (Multiframe Alignment
Signal) eines Multiframe beinhaltet das Y-Bit, welches im Falle eines Loss of MFAS (Loss of
Multiframe Alignment Signal) auf „1" gesetzt wird.
Bit Nr.
In den folgenden 15 Frames (1 bis 15) des Multiframes werden die Bits 1 bis 8 definiert auf
„1" gesetzt.
Im T1 Mode wird die D4 und ESF Rahmenstruktur unterstützt.
Die ESF Rahmenstruktur besteht aus 24 Rahmen zu jeweils 193 Bits. Das erste Bit eines
jeden Rahmens ist für die Synchronisierung und die Fehlermeldung reserviert. Die Vertei-
lung ist in der folgenden Tabelle dargestellt. Die FAS Bits sind für die Synchronisation
reserviert, und die DL Bits bilden einen Daten Link über den Alarmmeldungen übertragen
werden. Geht die Synchronisation verloren wird über die DL Bits das Bitmuster
„1111111100000000" übertragen. Über die Benutzerdaten wird eine CRC-6 gebildet und
entsprechend übertragen. Es erfolgt keine Auswertung oder Signalisierung der CRC seitens
des KU-2M nach außen hin.
Multi-frame Nr.
C53000-B1174-C205-2
Downloaded from www.Manualslib.com
1 2
0 0
Multi-frame Bit Nr.
1 0
2 193
3 386
4 579
5 772
6 965
7 1158
8 1351
9 1544
10 1737
11 1930
12 2123
13 2316
14 2509
15 2702
16 2895
17 3088
18 3281
19 3474
manuals search engine
3 4 5
0 0 1
FAS
-
-
-
0
-
-
-
0
-
-
-
1
-
-
-
0
-
-
-
Deutsch
6 7 8
Y 1 1
DL CRC
M -
- C1
M -
- -
M -
- C2
M -
- -
M -
- C3
M -
- -
M -
- C4
M -
- -
M -
- C5
M -
19